パイプラインステージ統合のオンチップ制御機構(プロセッサアーキテクチャ(1),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
スポンサーリンク
概要
- 論文の詳細を見る
本論文では,パイプラインステージ統合(PSU : Pipeline Stage Unification)を用いて消費電力を削減するための,2つのオンチップ制御機構を提案する.第1の機構は,与えられた目標性能を達成しつつ消費電力を削減するために,PI制御を利用する.第2の機構は,PSUにおける性能と消費電力の特性に着目し,パイプラインステージ統合状態のフィードバックを加える.以上2つのPSU制御機構を評価した結果,実際のプロセッサで使用されているDVFSに比べて,それぞれ,最大11.5%,最大15.6%消費電力を削減できることが示せた.
- 一般社団法人情報処理学会の論文
- 2007-03-01
著者
関連論文
- パイプラインステージ統合をオンチップで制御する低消費電力プロセッサのFPGA実装と評価(低消費電力技術,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- 分岐方向の偏りを利用し破壊的競合を低減する分岐予測方式 (並列処理)
- 依存関係に基づくスラックの共有化手法(コンピュータシステム)
- Drowsyキャッシュにおける活性期間の制御手法に関する検討(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- Drowsyキャッシュにおける活性期間の制御手法に関する検討(低消費電力キャッシュ,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- タスクの予測によりコンテキストスイッチを投機実行する手法に関する検討(並行処理(1))
- 投機的実行の深さに着目した低消費電力化手法(プロセッサアーキテクチャ(1),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- パイプラインステージ統合のオンチップ制御機構(プロセッサアーキテクチャ(1),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- スラック命令数を増加させるスラック共有化手法(プロセッサアーキテクチャ(1),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- パイプラインステージ統合とDVSの併用による消費電力の削減(省電力方式)
- 発見的手法に基づくローカル・スラック予測機構(プロセッサアーキテクチャ)
- 命令実行時の振る舞いに着目したローカル・スラック予測(組込技術とネットワークに関するワークショップETNET2006)
- リネーミングされるレジスタ番号の整列によるレジスタ・キャッシュの高精度化手法(メモリシステム,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- クリティカル・パス上の命令に着目したレジスタ・キャッシュの使用法(メモリシステム,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- リネーミングされるレジスタ番号の整列によるレジスタ・キャッシュの高精度化手法(メモリシステム, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- クリティカル・パス上の命令に着目したレジスタ・キャッシュの使用法(メモリシステム, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- 計算機アーキテクチャ研究の将来について((2)パネル討論 : アーキテクチャ研究の将来(150回研究会記念特別企画))
- (2)パネル討論 : アーキテクチャ研究の将来(150回研究会記念特別企画)
- 150回研究会記念特別企画(2)パネル討論 : アーキテクチャ研究の将来
- J. B. Dennis: First Version of a Data Flow Procedure Language (20世紀の名著名論)
- 計算機アーキテクチャ研究会第100回記念歴代主査特別講演
- 並列処理の昨日、今日、明日
- VT-CMOSキャッシュの性能低下をアドレス予測を用いて低減する先行起動機構(キャッシュ機構)
- 頻出値を利用した物理レジスタの共有化手法(プロセッサアーキテクチャ)
- マルチスレッドアーキテクチャに於ける動的命令発行に関する研究
- 遺伝的アルゴリズムを用いた運転整理ダイヤの作成
- エリート個体群に共通の性質をサブゴールとする自立的漸進進化
- 遺伝的アルゴリズムを用いたオンライン分岐予測機構の設計
- パイプラインストールを除去した遺伝的アルゴリズム専用ハードウェア
- 遺伝的アルゴリズムを用いた分岐予測機構設計
- 自律的にサブゴールを獲得する漸進進化による理論回路自動設計
- 遺伝的アルゴリズムを用いた分岐予測機構設計
- サブツリー評価値による遺伝的操作を用いた論理回路自動設計に関する研究
- メニーコアプロセッサ時代を拓くシステムソフトウェアへの挑戦(セッション4:マルチコア向けシステムソフトウェア)
- 投機的実行の深さに着目した低消費電力化手法(プロセッサアーキテクチャ(1),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- パイプラインステージ統合のオンチップ制御機構(プロセッサアーキテクチャ(1),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- スラック命令数を増加させるスラック共有化手法(プロセッサアーキテクチャ(1),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- 命令実行時の振る舞いに着目したローカル・スラック予測(組込技術とネットワークに関するワークショップETNET2006)
- 命令実行時の振る舞いに着目したローカル・スラック予測(組込技術とネットワークに関するワークショップETNET2006)
- パイプラインストールを除去した遺伝的アルゴリズム専用ハードウェアの実現
- パイプラインストールを除去した遺伝的アルゴリズム専用ハードウェアの実現
- 組合せ最適化による並列数値シミュレーションの静的負荷分散(並列処理)
- 遺伝的アルゴリズムの専用ハードウェア化
- 並列数値シミュレーション用高水準言語NSL
- 並列数値シミュレーション言語NSL : 分散配列ライブラリによる実装と性能評価
- 並列数値シミュレーション言語NSL : 分散配列ライブラリによる実装と性能評価
- 数値シミュレーション言語NSLにおける並列処理手法
- クラスタ化スーパスカラ・プロセッサにおけるレジスタ・ファイルの階層化と選択的広域通信制御(マルチスレッド実行とプロセッサアーキテクチャ)
- スーパスカラ・プロセッサのための物理レジスタ2段階解放(ARC-1: プロセッサ・アーキテクチャ, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- 単一チップ・マルチプロセッサSKYにおける投機的スレッド実行の性能評価(プロセッサ/コンパイラ, FRGAとその応用及び一般)
- 単一チップ・マルチプロセッサSKYにおける投機的スレッド実行の性能評価(プロセッサ/コンパイラ, FRGAとその応用及び一般)
- 単一チップ・マルチプロセッサSKYにおける投機的スレッド実行の性能評価(プロセッサ/コンパイラ, FRGAとその応用及び一般)
- SKYのマルチスレッド・モデルを実現したSMTプロセッサにおける物理レジスタの共有化手法(チップマルチプロセッサ)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- データ依存を考慮したプレスケジューリングを行う命令スケジューラ(プロセッサアーキテクチャ)
- 非数値計算プログラムにおけるスレッドレベル並列性の限界 : スレッド間メモリ曖昧性除去技術との関係(プロセッサアーキテクチャ)
- 単一チップ・マルチプロセッサSKYにおけるデータフローを考慮したスレッド分割技法(コンパイラ技術)
- 不要な結合重みを削除するニューラルネットワーク専用ハードウェア
- パイプラインステージ統合によるプロセッサの消費エネルギーの削減(プロセッサアーキテクチャ)
- 低消費電力化のための可変パイプライン
- 低レイテンシ1対1結合マルチポート・インターリーブ・キャッシュの評価
- クロスバスイッチをなくしたマルチバンクキャッシュ
- 音響FDTD法演算支援LSIの設計(FPGAとその応用及び一般)
- 音響FDTD法演算支援LSIの設計
- 音響FDTD法演算支援LSIの設計(FPGAとその応用及び一般)
- 音響FDTD法演算支援LSIの設計(FPGAとその応用及び一般)
- 音響FDTD法演算支援LSIの設計(FPGAとその応用及び一般)
- 心臓移植の体験から-移植前後のQOLを中心に(第105回日本外科学会定期学術集会)
- 関数呼び出し時のレジスタの退避/復元に着目したメモリリネーミング手法
- ライン・バッファ・ヒット/ミス予測を利用した動的命令スケジューリング
- 値予測を利用した分岐予測機構
- 値予測を用いた分岐予測機構の計算機性能に与える影響
- 多機能メニーコアを実現するアーキテクチャ技術Feature-Packingの構想(Inventive and Creative Architecture特別セッションI)
- コード再配置による命令キャッシュミスの削減
- コード再配置による命令キャッシュミスの削減
- コード再配置による命令キャッシュミスの削減
- オンチップマルチプロセッサアーキテクチャSKYの評価
- オンチップマルチプロセッサアーキテクチャSKYの評価
- オンチップマルチプロセッサアーキテクチャSKYの評価
- オンチップマルチプロセッサアーキテクチャSKYの評価
- オンチップマルチプロセッサアーキテクチャSKYの評価
- オンチップマルチプロセッサアーキテクチャSKYの評価
- 履歴を考慮した動的負荷分散法
- 動的に破壊的競合を削減する分岐予測機構に関する検討
- 動的に破壊的競合を削減する分岐予測機構に関する検討
- 動的に破壊的競合を削減する分岐予測機構に関する検討
- 競合による予測精度低下を緩和する分岐予測機構 (機能論理設計, アーキテクチャ設計支援と一般)
- 直交性を考慮したハイブリッド分岐予測機構
- 最近の値の局所性に着目した共有化による物理レジスタ削減
- 単一チップマルチプロセッサ・アーキテクチャSKYにおけるメモリ同期機構の評価
- 単一チップマルチプロセッサ・アーキテクチャSKYにおけるスレッド分割技法の評価
- VT-CMOSを用いたデータキャッシュでの性能低下をアドレス予測を用いて低減する手法
- VT-CMOSを用いたデータキャッシュでの性能低下をアドレス予測を用いて低減する手法
- VT-CMOSを用いたデータキャッシュでの性能低下をアドレス予測を用いて低減する手法
- 非数値計算応用向けスレッド・レベル並列処理マルチプロセッサ・アーキテクチャSKY(マルチメディアネットワークシステム)
- 制御等価を利用したスレッド分割技法
- 制御依存解析と複数命令流実行を導入した投機的実行機構の提案と予備的評価
- 非数値計算プログラムにおけるスレッド・レベル並列性の限界
- 2レベル表方式による分岐先バッファ(並列処理)
- 分岐先アドレスの性質を利用した2レベル表による分岐先バッファの容量削減
- 競合による予測精度低下を緩和する分岐予測機構 (機能論理設計, アーキテクチャ設計支援と一般)