並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装)

スポンサーリンク

概要

• 論文の詳細を見る

• 我々は並列処理可能なボリュームレンダリング・アクセラレータ『VisA』を開発している.VisAはディスプレイ用汎用インタフェースであるDVI-Dケーブルを通信路として用いた単方向リンクにより,ノード間の画像合成処理とノード内での画像生成処理を統合した細粒度パイプラインを実現している.本稿ではVisAの設計手法と予備実装による評価について述べる.

• 社団法人情報処理学会の論文
• 2008-01-16

著者

• 森 眞一郎

  福井大学大学院工学研究科

• 嶋田 創

  奈良先端科学技術大学院大学情報科学研究科

• 富田 眞治

  京都大学物質-細胞統合システム拠点

• 川原 崇宏

  京都大学

• 三輪 忍

  京都大学

• 嶋田 創

  京都大学

• 富田 眞治

  京都大学

• 富田 眞治

  京都大学工学部情報工学科

• Tomita S

  Graduate School Of Informatics Kyoto Univ.

• Tomita Shinji

  Kyoto Univ. Kyoto‐shi Jpn

関連論文

• 自動車ドライバ挙動解析のための光学式モーションキャプチャの開発と評価(感性情報処理とマルチメディア技術および一般)
• 自動車運転者の挙動計測のためのGPS同期モーションキャプチャシステム(画像処理・インタフェース,ITS情報処理,一般)
• インタラクティブ・スーパーコンピューティング環境の実現に向けて
• 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
• 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装)
• 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装,FPGA応用及び一般)
• 操作の連続性を考慮した手術シミュレータの高速化手法(HPC-8 : アプリケーションII)
• インタラクティブシミュレーションにおける遠隔操作フレームワークの実装(HPC-6 : 開発・実行環境)
• パス情報を用いた分岐フィルタ機構(プロセッサアーキテクチャ)
• スラック予測を用いたクラスタ型スーパースカラ・プロセッサ向け命令ステアリング(ARC-4:スケジューリング,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
• セル投影型並列ボリュームレンダリングのEarly Ray Terminationによる高速化(並列計算)
• 中規模コモディティクラスタ向け相互結合網Three Quadsの提案(ネットワーク,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
• 中規模コモディティクラスタ向け相互結合網Three Quadsの提案(ネットワーク, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
• DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
• DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
• 大規模パイプラインステージ統合 : CPU内部からチップセットまで(一般セッションE Funny Architecture I)
• 並列事前実行における再利用バッファの高速化(一般セッションC 設計と実装)
• (2)パネル討論 : アーキテクチャ研究の将来(150回研究会記念特別企画)
• 150回研究会記念特別企画(2)パネル討論 : アーキテクチャ研究の将来
• 計算機アーキテクチャ研究会第100回記念歴代主査特別講演
• 不規則問題に対する並列化コンパイル手法
• 並列化コンパイラTINPARにおけるスカラ変数処理
• 不規則アクセスを伴うループの並列化コンパイル技法 : Inspector/Executorアルゴリズムの高速化
• 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
• 並列可視化処理向けFPGA搭載PCIカードへのボリュームレンダリングの予備実装(応用2, FRGAとその応用及び一般)
• 小容量RAMを用いたオペランド・バイパスの複雑さの低減手法(プロセッサアーキテクチャ)
• グローバル分岐履歴を用いたスラック予測器(ARC-2 : プロセッサアーキテクチャII)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
• タイルドディスプレイを用いた高精細ボリュームレンダリングシステムの実装
• 汎用グラフィクスカードを用いた並列ボリュームレンダリングシステム(並列処理応用)
• 汎用グラフィクスハードウェアを用いた並列ボリュームレンダリングの実装(ARC-4:並列処理応用と実装技術)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
• 自動車運転者の挙動計測のためのGPS同期モーションキャプチャシステム
• DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
• DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
• DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般)
• DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング
• 静的解析による並列論理型言語KL1のメッセージ通信最適化
• 並列論理型言語処理系KLICにおける通信の高速化
• 並列論理型言語KL1の最適化手法
• 並列論理型言語KL1の最適化手法
• タイルドディスプレイを用いた高精細ボリュームレンダリングシステムの実装
• 参照の空間局所性を最大化するボリューム・レンダリング・アルゴリズムの改良(並列処理応用)
• フロントエンド実行によるプリロードの提案(ARC-2 : プロセッサアーキテクチャII)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
• フロントエンド実行(マルチスレッド実行とプロセッサアーキテクチャ)
• 参照の空間局所性を最大化するボリューム・レンダリング・アルゴリズム(キャッシュの効率的利用)
• リザーベーションステーションと物理レジスタ・ファイルを併用するスーパースケーラ・プロセッサ(ARC-1:プロセッサ)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
• 行列に基づくOut-of-Orderスケジューリング方式の評価
• 直接依存行列型スケジューリングを適用したクラスタ化スーパースケーラ・プロセッサの評価
• D-10-6 プログラム・カウンタを利用した命令語へのパリティ付加(D-10.ディペンダブルコンピューティング,一般セッション)
• 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
• 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
• 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
• 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
• 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
• 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
• 少品種高信頼セルを用いた高信頼回路設計手法と信頼性評価手法の提案
• RC-004 インタラクティブシミュレーションへの応用を前提としたマルチコアプロセッサ上でのSMW公式を用いた高速逆行列計算(C分野:ハードウェア・アーキテクチャ,査読付き論文)
• 情報処理学会の未来に向けての若い世代からの論断
• 距離画像生成処理におけるメディアプロセッサの評価(メディアプロセッサ)
• ステレオ画像処理を用いた曖昧再利用の評価(画像処理における再利用)
• An EDP Study on the Optimal Pipeline Depth for Pipeline Stage Unification Adoption
• A Dynamic Control Mechanism for Pipeline Stage Unification by Identifying Program Phases
• Dynamic Control Mechanisms for Pipeline Stage Unification Based on Program Phase Detection
• Dynamic Control Mechanisms for Pipeline Stage Unification Based on Program Phase Detection(集積回路技術とアーキテクチャ技術の協調・融合へ向けた,プロセッサ,並列処理,システムLSIアーキテクチャ及び一般)
• 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装,FPGA応用及び一般)
• 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装(高速データ通信と実装,FPGA応用及び一般)
• 故障に対してユーザ側の耐性を高めるデジタル家電アーキテクチャ(Inventive and Creative Architecture特別セッションII)
• ALU Cascadingを行う動的命令スケジューラ(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• ALU Cascadingを行う動的命令スケジューラ(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
• 配線層内トランジスタを利用した3次元実装プロセッサ・アーキテクチャの検討
• ビット・ベクタを利用した選択的命令再発行機構(ARC-4 : アーキテクチャII,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
• 大規模ボリュームレンダリング処理における擬似透視投影法に関する考察
• 収束過程の可視化によるアルゴリズム設計支援 : インタラクティブシミュレーションの高速化
• 汎用GPUを用いた大規模可視化クラスタの構築
• スーパースケーラのための高速な動的命令スケジューリング方式
• 並列ボリュームレンダリングにおける投機的描画に関する考察(ARC-8: 応用システム, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
• スーパースケーラのための高速な命令スケジューリング方式のIPCの評価
• 日本の計算機アーキテクチャ研究の将来((2)パネル討論 : アーキテクチャ研究の将来(150回研究会記念特別企画))
• R.M.Tomasulo : An Efficient Algorithm for Exploiting Multiple Arithmetic Units (20世紀の名著名論)
• 大学における情報教育環境の整備(情報技術の新時代に向けて)
• 特集「並列処理」の編集にあたって (並列処理)
• ドライビングフィーリング評価のための車両・ドライバ挙動のパラメータ化に関する検討(研究速報)
• 数値シミュレーション過程の実時間可視化を支援するハードウェア
• ReVolver/C40を用いた時系列ボリュームデータの実時間可視化
• 実時間シミュレーションへの応用を前提としたSMW公式を用いた逆行列計算のマルチコア並列処理
• 曖昧再利用によるステレオ画像処理の高速化
• 実時間シミュレーションへの応用を前提としたSMW公式を用いた逆行列計算のマルチコア並列処理(研究速報)
• 学習による非同期連続状態機械の構成
• コンダクタンスニューラルネットにおけるGSMの構成
• コンダクタンスニューロンモデルを用いた順序回路の実現
• 汎用CAMを用いた区間再利用プロセッサシミュレータの高速化(CPSY-3 性能評価)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
• 2次キャッシュを用いた再利用および並列事前実行機構における高速化手法(高速化手法)
• 曖昧再利用によるMP3エンコーダの高速化手法
• 演算器アレイ割り当て型スーパスカラ実行の効率向上検討
• 動的命令解析に基づく多重再利用および並列事前実行(アーキテクチャとシステムソフトウェア)
• 並列事前実行機構における主記憶値テストの高速化(プロセッサアーキテクチャ)
• LEDマーカを用いたドライバ挙動測定システム
• 曖昧再利用によるステレオ画像処理の高速化
• SMW公式を用いた逆行列計算の並列化と実時間時系列シミュレーションへの応用(計算機システム,学生論文)
• C-007 大規模反復型数値計算の高速化支援のための可視化ツールの開発(ディペンダブルシステム,C分野:ハードウェア・アーキテクチャ)
• ロスレス符号化のための行入れ替え付再帰リフティング分解の最適化(画像・メディア処理技術,および一般)

もっと見る 閉じる

スポンサーリンク