ループを並列実行するクラスタ型アーキテクチャ(ARC-2:プロセッサアーキテクチャI,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))

元データ 2006-07-31

概要

近年では,音楽や映像などのマルチメディア処理といった,データ並列性のあるプログラムがプロセッサ上で実行されることが多くなっている.これらの処理を高速に行うために,マイクロプロセッサにSIMD(Single Instruction/Multiple Data stream)命令セットを実装し,それを用いてプログラムを記述するのが主流になっている.しかし,アルゴリズムが高度化するに従いループも複雑化し,ベクトル命令の一種であるSIMD命令で対応するのは,限界が近づき始めている.そこで本論文ではデータ並列性のある処理を高速に実行するために,クラスタ型アーキテクチャを用いてループを並列に実行する方法を提案する.

著者

五島 正裕 東京大学
五島 正裕 東京大学情報理工学系研究科
坂井 修一 東京大学
渡辺 憲一 東京大学大学院情報理工学系研究科
坂井 修一 東京大学 情報理工学系研究科
渡辺 憲一 東京大学大学院情報理工学系研究科:(現)日立製作所

関連論文

▼もっと見る