動的タイミング・エラー検出のための「書き込み保証バッファ」の評価(設計技術/性能評価,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)

元データ 2007-05-24 社団法人電子情報通信学会

概要

近年では,製造ばらつきや動作時の温度のばらつきのため,悲観的なマージンに基づく設計,製造手法は困難になりつつある.そのため,動的なタイミング・エラー対策技術がいくつか提案されている.本稿では,我々の提案した"書き込み保証バッファ(WAB)"について回路評価を行い,そのタイミング・エラー耐性を議論する.次世代のデバイスと高クロックアーキテクチャを想定してレジスタ・ファイルのモデルを決定し,HSPICEによる評価を行った.評価結果から,WABはレジスタ・ファイルに較べて500MHzから1GHz高い動作周波数を持つことが分かった.

著者

入江 英嗣 東京大学大学院情報理工学系研究科
五島 正裕 東京大学情報理工学系研究科
坂井 修一 東京大学大学院工学系研究科
杉本 健 東京大学大学院情報理工学系研究科
五島 正裕 東京大学大学院情報理工学系研究科
入江 英嗣 科学技術振興機構
坂井 修一 東京大学 情報理工学系研究科
坂井 修一 東京大学大学院 情報理工学系研究科

関連論文

▼もっと見る