ツインテール・アーキテクチャの改良(ARC-1 : アーキテクチャI,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))

元データ 2007-08-01

概要

本研究室で提案しているツインテール・アーキテクチャでは,発行幅を増やさずにスーパスカラ・プロセッサに演算器を追加することで実質的に発行幅が増えたような効果が得られる.ツインテール・アーキテクチャでは並列にメモリ・アクセス可能なロード命令が増えることで大きな性能向上が得られる.しかし,プロセッサ内のロード命令の数を増やすためにはロード・ストアキューのサイズを大きくする必要があり,配線遅延の増大を招く可能性がある.本論文では,ロード・ストアキューからアクセス・オーダ・バイオレーションの検出機構を分離し,アクセス・オーダ・バイオレーションの検出をするバッファを別途設けることで,ツインテール・アーキテクチャにおいて,配線遅延の増大を招ぐことなく,同時にメモリ・アクセスできるロード命令を増加させるモデルを提案する.シミュレーションによる提案モデルの評価では,ツインテール・アーキテクチャにおいてアクセス・オーダ・バイオレーション検出時の再実行方法を理想的にしたモデルとほぼ同等のIPCの向上が得られた.

著者

入江 英嗣 東京大学大学院情報理工学系研究科
五島 正裕 東京大学情報理工学系研究科
坂井 修一 東京大学大学院工学系研究科
堀尾 一生 東京大学大学院情報理工学系研究科
亘理 靖展 ソニー株式会社
五島 正裕 東京大学大学院情報理工学系研究科
亘理 靖展 東京大学大学院情報理工学系研究科
堀尾 一生 シャープ株式会社
入江 英嗣 科学技術振興機構
坂井 修一 東京大学 情報理工学系研究科
坂井 修一 東京大学大学院 情報理工学系研究科

関連論文

▼もっと見る