倉田 成己 | 東京大学大学院情報理工学系研究科
スポンサーリンク
概要
関連著者
-
倉田 成己
東京大学大学院情報理工学系研究科
-
五島 正裕
東京大学大学院情報理工学系研究科
-
五島 正裕
東京大学 情報理工学系研究科
-
五島 正裕
東京大学情報理工学系研究科
-
坂井 修一
東京大学 情報理工学系研究科
-
塩谷 亮太
東京大学情報理工学系研究科:日本学術振興会
-
ハイハー グェン
京都大学情報学研究科
-
吉田 宗史
東京大学大学院情報理工学系研究科
-
坂井 修一
東京大学大学院 情報理工学系研究科
-
坂井 修一
東京大学大学院工学系研究科
-
塩谷 亮太
名古屋大学大学院工学研究科
-
山田 淳二
エルピーダメモリ株式会社
-
山田 淳二
東京大学大学院情報理工学系研究科電子情報学専攻
-
広畑 壮一郎
東京大学大学院情報理工学系研究科
-
有馬 慧
東京大学情報理工学系研究科
-
坂井 修一
東京大学
-
倉田 成己
東京大学工学部
-
塩谷 良太
東京大学大学院情報理工学系研究科
-
有馬 慧
東京大学大学院情報理工学系研究科
-
神原 太郎
東京大学工学部電子情報工学科
著作論文
- 5M-4 繰り返し構造に着目した分岐プレディシジョンの改良(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- レジスタ・リネーミングとディスパッチ・ネットワークを不要とするトレース・キャッシュ・アーキテクチャ
- 動的タイムボローイングを可能にするクロッキング方式の予備実験(半導体回路,2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011))
- 耐故障FPGAアーキテクチャ
- 命令グループごとのキャッシュ・パーティショニングの予備評価
- 動的タイム・ボローイングを可能にするクロッキング方式の適用手法
- 過去の競合命令にチェックポイントを設定するトランザクショナル・メモリ
- 動的タイム・ボローイングを可能にするクロッキング方式
- タイミング・フォールト耐性を持つOut-of-Orderプロセッサ
- 動的タイム・ボローイングを可能にするクロッキング方式の適用手法の実装
- レジスタ・キャッシュ・システムの省電力化手法
- 動的タイム・ボローイングを可能にするクロッキング方式の適用手法の評価
- マルチスレッド・プロセッサにおけるレジスタ・キャッシュ・システムの評価
- 可変長セグメントを用いたフェーズ検出手法
- レジスタ・キャッシュ・システムにおけるレジスタ・ファイルへの書き込みの削減手法
- 既存アーキテクチャのシミュレーション結果を用いる汎用シミュレーション・ポイント検出手法
- キャッシュの利用効率の向上に関する研究