可変長セグメントを用いたフェーズ検出手法
スポンサーリンク
概要
- 論文の詳細を見る
プロセッサの研究・開発にはシミュレーションによる詳細な性能測定が不可欠である.しかしシミュレーションにかかる時間は膨大であり,数週間から数ヶ月かかるものまである.そこで必要となるのが,シミュレーションする命令数の削減である.シミュレーションする命令数を削減する手法の 1 つに,プログラムのフェーズ検出がある.プログラムの動的な命令列を,そのプログラムを実行するプロセッサの動作の段階に応じて分類することにより,プログラムの一部をシミュレーションするだけで全体のシミュレーション結果を推定することができる.従来の手法では固定長インターバルを用いてフェーズを検出していたが,固定長インターバルはシミュレーションの結果推定の誤差の原因となる.本稿では可変長のセグメントを用いたフェーズ検出手法を提案した.また提案手法をプロセッサ・シミュレータ鬼斬弐に実装した.
- 2013-07-24
著者
関連論文
- 5M-4 繰り返し構造に着目した分岐プレディシジョンの改良(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- レジスタ・リネーミングとディスパッチ・ネットワークを不要とするトレース・キャッシュ・アーキテクチャ
- 動的タイムボローイングを可能にするクロッキング方式の予備実験(半導体回路,2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011))
- 耐故障FPGAアーキテクチャ
- 命令グループごとのキャッシュ・パーティショニングの予備評価
- 動的タイム・ボローイングを可能にするクロッキング方式の適用手法
- 過去の競合命令にチェックポイントを設定するトランザクショナル・メモリ
- 動的タイム・ボローイングを可能にするクロッキング方式
- タイミング・フォールト耐性を持つOut-of-Orderプロセッサ
- 動的タイム・ボローイングを可能にするクロッキング方式の適用手法の実装
- レジスタ・キャッシュ・システムの省電力化手法
- 動的タイム・ボローイングを可能にするクロッキング方式の適用手法の評価
- マルチスレッド・プロセッサにおけるレジスタ・キャッシュ・システムの評価
- 可変長セグメントを用いたフェーズ検出手法
- レジスタ・キャッシュ・システムにおけるレジスタ・ファイルへの書き込みの削減手法
- 既存アーキテクチャのシミュレーション結果を用いる汎用シミュレーション・ポイント検出手法
- キャッシュの利用効率の向上に関する研究