既存アーキテクチャのシミュレーション結果を用いる汎用シミュレーション・ポイント検出手法
スポンサーリンク
概要
- 論文の詳細を見る
プロセッサのシミュレーションには極めて長い時間がかかるが、シミュレーション・ポイントを選出することでこれを短くできる。その検出には、従来の手法ではプロセッサの命令セットアーキテクチャの情報のみを用いていた。本研究では特徴的なマイクロアーキテクチャを持ついくつかのプロセッサによってプログラムのシミュレーションを行うことで、その結果から、他のあらゆるアーキテクチャに適用できるシミュレーション・ポイントを検出する手法を提案する。また、予備評価としてて SPEC2006 で test 入力における IPC 推定を行った結果を示す.
- 2014-07-21
著者
関連論文
- 5M-4 繰り返し構造に着目した分岐プレディシジョンの改良(マルチスレッドと分岐,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- レジスタ・リネーミングとディスパッチ・ネットワークを不要とするトレース・キャッシュ・アーキテクチャ
- 動的タイムボローイングを可能にするクロッキング方式の予備実験(半導体回路,2011年並列/分散/協調処理に関する『鹿児島』サマー・ワークショップ(SWoPP鹿児島2011))
- 耐故障FPGAアーキテクチャ
- 命令グループごとのキャッシュ・パーティショニングの予備評価
- 動的タイム・ボローイングを可能にするクロッキング方式の適用手法
- 過去の競合命令にチェックポイントを設定するトランザクショナル・メモリ
- 動的タイム・ボローイングを可能にするクロッキング方式
- タイミング・フォールト耐性を持つOut-of-Orderプロセッサ
- 動的タイム・ボローイングを可能にするクロッキング方式の適用手法の実装
- レジスタ・キャッシュ・システムの省電力化手法
- 動的タイム・ボローイングを可能にするクロッキング方式の適用手法の評価
- マルチスレッド・プロセッサにおけるレジスタ・キャッシュ・システムの評価
- 可変長セグメントを用いたフェーズ検出手法
- レジスタ・キャッシュ・システムにおけるレジスタ・ファイルへの書き込みの削減手法
- 既存アーキテクチャのシミュレーション結果を用いる汎用シミュレーション・ポイント検出手法
- キャッシュの利用効率の向上に関する研究