A New Method for Low-Capture-Power Test Generation for Scan Testing(Dependable Computing)
スポンサーリンク
概要
- 論文の詳細を見る
Research on low-power scan testing has been focused on the shift mode, with little consideration given to the capture mode power. However, high switching activity when capturing a test response can cause excessive IR-drop, resulting in significant yield loss due to faulty test results. This paper addresses this problem with a novel low-capture-power X-filling method by assigning 0's and 1's to unspecified bits (X-bits) in a test cube to reduce the switching activity in capture mode. This method can be easily incorporated into any test generation flow, where test cubes can be obtained during ATPG or by X-bit identification. Experimental results show the effectiveness of this method in reducing capture power dissipation without any impact on area, timing, and fault coverage.
- 社団法人電子情報通信学会の論文
- 2006-05-01
著者
-
SALUJA KEWAL
Department of Electrical and Computer Engineering, University of Wisconsin-Madison
-
WEN Xiaoqing
Kyushu Institute of Technology
-
YAMATO Yuta
Kyushu Institute of Technology
-
WANG Laung-Terng
SynTest
-
WEN Xiaoqing
Faculty of Computer Science and Systems Engineering, Kyushu Institute of Technology
-
Saluja Kewal
Department Of Electrical And Computer Engineering University Of Wisconsin-madison
-
Saluja Kewal
Univ. Wisconsin‐madison Usa
-
Wen Xiaoqing
Faculty Of Computer Science And Systems Engineering Kyushu Institute Of Technology
-
Kinoshita Kozo
Faculty Of Informatics Osaka Gakuin University
-
Kinoshita Kozo
Faculty Of Engineering Osaka University
-
Kajihara S
Kyushu Inst. Technol. Iizuka‐shi Jpn
-
Kajihara Seiji
Faculty Of Engineering Osaka University
-
Yamashita Yoshiyuki
Densotechno Co.
-
Kajihara Seiji
Faculty Of Computer Science And Systems Engineering Kyushu Institute Of Technology
-
Xiaoqing Wen
Department Of Information Engineering Mining College Akita University
-
Saluja Kewal
Department Of Electrical & Computer Engineering Uw-madison
関連論文
- ゲートレベルを用いたトランジスタショートに対するテスト生成法(セッション3 : テスト生成, VLSI設計とテスト及び一般)
- 組合せ回路および順序回路に対する診断用テスト圧縮法(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術)
- Addressing Defect Coverage through Generating Test Vectors for Transistor Defects
- 部分X分解によるX故障モデルを用いた故障診断手法の高速化(故障モデル・故障許容・故障診断,VLSI設計とテスト及び一般)
- 3値テストパターンに対する遅延テスト品質計算とX割当について(遅延故障テスト,VLSI設計とテスト及び一般)
- High Launch Switching Activity Reduction in At-Speed Scan Testing Using CTX: A Clock-Gating-Based Test Relaxation and X-Filling Scheme
- 劣化検知テストにおけるパス選択について(テストII,デザインガイア2009-VLSI設計の新しい大地)
- 劣化検知テストにおけるパス選択について(テストII,デザインガイア2009-VLSI設計の新しい大地-)
- 論理回路の動作環境とトランジスタの劣化特性について(設計/テスト/検証)
- 順序回路用故障シミュレーションにおけるコンパイル方式の適用と効果について(セッション2 : 故障シミュレーションと故障診断, VLSI設計とテスト及び一般)
- ブロードサイドテストにおけるN回検出用テストパターンに対するX判定(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- ブロードサイドテストにおけるN回検出用テストパターンに対するX判定(VLSIのテストI,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- ブロードサイドテストにおけるN回検出用テストパターンに対するX判定(VLSIのテストI,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- テスト生成における間接含意の効率的な生成方法(テスト,システム設計及び一般)
- テスト生成における間接含意の効率的な生成方法(テスト,システム設計及び一般)
- Compression/Scan Co-design for Reducing Test Data Volume, Scan-in Power Dissipation, and Test Application Time(Dependable Computing)
- Wrapper Scan Chains Design for Rapid and Low Power Testing of Embedded Cores(Dependable Computing)
- LSI回路のX故障によるPer-Test故障診断手法の拡張について(LSIの評価・診断・解析及び,品質)
- 低消費電力テストのための制約付テスト生成手法について(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- 低消費電力テストのための制約付テスト生成手法について(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- 低消費電力テストのための制約付テスト生成手法について
- スキャンテストにおけるキャプチャ時の低消費電力化に効果的なテスト集合変更について(VLSIの設計/検証/テスト及び一般(デザインガイア))
- スキャンテストにおけるキャプチャ時の低消費電力化に効果的なテスト集合変更について(VLSIの設計/検証/テスト及び一般(デザインガイア))
- スキャンテストにおけるキャプチャ時の低消費電力化に効果的なテスト集合変更について(VLSIの設計/検証/テスト及び一般(デザインガイア))
- スキャンBISTにおけるマルチサイクルテストと部分観測方式の提案と評価(テスト設計1,デザインガイア2010-VLSI設計の新しい大地-)
- スキャンBISTにおけるマルチサイクルテストと部分観測方式の提案と評価(テスト設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 組合せ回路および順序回路に対する診断用テスト圧縮法(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術)
- 統計的遅延品質モデル(SDQM)のフィージビリティ評価(評価モデル,ディペンダブルコンピューティング論文)
- ブロードサイド方式におけるパス長を考慮した遷移故障用テストパターン生成について(欠陥ベーステスト,VLSI設計とテスト及び一般)
- 信号値遷移削減のためのドントケア判定率の最適化に関する研究(テストI,デザインガイア2009-VLSI設計の新しい大地-)
- 実速度スキャンテストにおけるキャプチャセーフテスト生成手法について(テスト生成,デザインガイア2008-VLSI設計の新しい大地)
- 実速度スキャンテストにおけるキャプチャセーフテスト生成手法について(テスト生成,デザインガイア2008-VLSI設計の新しい大地)
- 実速度スキャンテストにおけるキャプチャセーフテスト生成手法について(テスト生成,デザインガイア2008-VLSI設計の新しい大地-)
- 実速度スキャンテストにおけるキャプチャ時の低消費電力テスト生成手法について(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 実速度スキャンテストにおけるキャプチャ時の低消費電力テスト生成手法について(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 実速度スキャンテストにおけるキャプチャ時の低消費電力テスト生成手法について(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 多重スキャンツリー設計によるテストデータ量・テスト印加時間の削減(テスト容易化設計,システムLSI設計とその技術)
- 遷移遅延故障に対する高品質テスト生成手法について(セッション3 : テスト生成, VLSI設計とテスト及び一般)
- トランジスタ短絡故障モデルにおける等価故障解析について
- 信号値遷移削減のためのドントケア判定率の最適化に関する研究(テストI,デザインガイア2009-VLSI設計の新しい大地)
- High Launch Switching Activity Reduction in At-Speed Scan Testing Using CTX : A Clock-Gating-Based Test Relaxation and X-Filling Scheme
- 論理回路に対するテスト実行時間削減法
- フィールド高信頼化のためのアプローチ(LSIのテスト・評価技術)
- 中間故障電圧値を扱う故障シミュレーションの高速化について
- Addressing Defect Coverage through Generating Test Vectors for Transistor Defects
- Maximizing Stuck-Open Fault Coverage Using Stuck-at Test Vectors
- Fault Simulation and Test Generation for Transistor Shorts Using Stuck-at Test Tools
- 完全故障検出効率を保証するレジスタ転送レベルデータパスの非スキャンテスト容易化設計法
- A Study of Capture-Safe Test Generation Flow for At-Speed Testing
- On Detection of Bridge Defects with Stuck-at Tests
- A Novel Per-Test Fault Diagnosis Method Based on the Extended X-Fault Model for Deep-Submicron LSI Circuits
- Throughput Analysis of ARQ Schemes in Dialogue Communication over Half-Duplex Line
- Traffic Analysis of the Stop-and-Wait ARQ over a Markov Error Channel
- Channel-Grouping Methods on Go-Back-N ARQ Scheme in Multiple-Parallel-Channel System
- A Novel ATPG Method for Capture Power Reduction during Scan Testing(Dependable Computing)
- A Per-Test Fault Diagnosis Method Based on the X-Fault Model(Dependable Computing)
- A New Method for Low-Capture-Power Test Generation for Scan Testing(Dependable Computing)
- On Design for I_-Based Diagnosability of CMOS Circuits Using Multiple Power Supplies(Computer Components)
- An Alternative Test Generation for Path Delay Faults by Using N_i-Detection Test Sets(Test)(Dependable Computing)
- An Alternative Test Generation for Path Delay Faults by Using N_i-Detection Test Sets
- Diagnosing Crosstalk Faults in Sequential Circuits Using Fault Simulation(Special Issue on Test and Verification of VLSI)
- Testing Core-Based System-on-a-Chip Designs
- Compaction of Test Vectors for IDDQ Testing of Sequential Circuits
- Transistor Leakage Fault Diagnosis for CMOS Circuits(Special Issue on Test and Diagnosis of VLSI)
- Transistor Leakage Fault Diagnosis with I_DDQ and Logic Information
- 順序回路のブリッジ故障に対するIDDQテストのための静的なテスト系列圧縮法 (テストと設計検証論文特集)
- 順序回路に対するIDDQテスト時間短縮について
- 順序回路に対するIDDQテスト時間短縮について
- 順序回路に対するIDDQテスト時間短縮について
- ランダムアクセススキャン : テスト時消費電力,テストデータ量,テスト時開削減法(VLSI設計とテスト)
- Testing of k-FR Circuits under Highly Observable Condition
- Efficient Methods for Guided-Probe Diagnosis (Special Issue on VLSI Testing and Testable Design)
- Synthesis of Testable Sequential Circuits with Reduced Checking Sequences (Special Issue on VLSI Testing and Testable Design)
- Reduction of the Target Fault List and Fault Simulation Method for Crosstalk Faults in Clock-Delayed Domino Circuits(Special Issue on Test and Verification of VLSI)
- IDDQ Test Time Reduction by High Speed Charging of Load Capacitors of CMOS Logic Gates(Special Issue on Test and Verification of VLSI)
- 実速度スキャンテストベクトルに対する遷移タイミング考慮キャプチャ安全性判定(低消費電力テスト・メモリテスト,VLSI設計とテスト及び一般)
- A Reduced Scan Shift Method for Sequential Circuit Testing (Special Section on VLSI Design and CAD Algorithms)
- Throughput Performances of ARQ Protocols Operating over Generalized Two-State Markov Error Channel
- 完全故障検出効率を保証するレジスタ転送レベルデータパスの非スキャンテスト容易化設計法
- Efficient Guided-Probe Fault Location Method for Sequential Circuits
- Acceleration Techniques of Multiple Fault Test Generation Using Vector Pair Analysis
- Retiming for Sequential Circuits with a Specified Initial State and Its Application to Testability Enhancement
- On Statistical Estimation of Fault Efficiency for Path Delay Faults Based on Untestable Path Analysis(Dependable Computing)
- テストベクトル変換手法を用いた低消費電力LOS実速度テスト(設計/テスト/検証)
- On Delay Test Quality for Test Cubes
- A GA-Based X-Filling for Reducing Launch Switching Activity toward Specific Objectives in At-Speed Scan Testing
- Distribution-Controlled X-Identification for Effective Reduction of Launch-Induced IR-Drop in At-Speed Scan Testing
- フィールドテストのための温度・電圧推定回路の試作評価 (ディペンダブルコンピューティング)
- マルチサイクルテスト構造を用いたキャプチャ電力の低減(テスト設計2,デザインガイア2011-VLSI設計の新しい大地-)
- マルチサイクルテスト構造を用いたキャプチャ電力の低減(テスト設計2,デザインガイア2011-VLSI設計の新しい大地-)
- パターンマージングによる遷移遅延故障用テストのパス遅延故障検出能力向上手法(低消費電力・遅延テスト・高精度欠陥推定,VLSI設計とテスト及び一般)
- フィールドテストのための温度・電圧推定回路の試作評価(ばらつき・フィールドテスト,VLSI設計とテスト及び一般)
- 低電力BISTにおけるシフトトグル率低減手法について(低消費電力・遅延テスト・高精度欠陥推定,VLSI設計とテスト及び一般)
- マルチサイクルBISTにおけるスキャン出力の電力低減手法 (ディペンダブルコンピューティング)
- ネットリストを用いたドントケアビット数の見積り手法に関する研究 (ディペンダブルコンピューティング)
- A Capture-Safety Checking Metric Based on Transition-Time-Relation for At-Speed Scan Testing
- Estimation of Delay Test Quality and Its Application to Test Generation