On Design for I_<DDQ>-Based Diagnosability of CMOS Circuits Using Multiple Power Supplies(Computer Components)

スポンサーリンク

概要

• 論文の詳細を見る

• This paper presents a novel approach to improving the I_<DDQ>-based diagnosability of a CMOS circuit by dividing the circuit into independent partitions and using a separate power supply for each partition. This technique makes it possible to implement multiple I_<DDQ> measurement points, resulting in improved I_<DDQ>-based diagnosability. The paper formalizes the problem of partitioning a circuit for this purpose and proposes optimal and heuristic based solutions. The effectiveness of the proposed approach is demonstrated through experimental results.

• 社団法人電子情報通信学会の論文
• 2005-04-01

著者

• SALUJA KEWAL

  Department of Electrical and Computer Engineering, University of Wisconsin-Madison

• WEN Xiaoqing

  Kyushu Institute of Technology

• Tamamoto H

  The Department Of Information Engineering Akita University

• WEN Xiaoqing

  Faculty of Computer Science and Systems Engineering, Kyushu Institute of Technology

• Saluja Kewal

  Department Of Electrical And Computer Engineering University Of Wisconsin-madison

• Saluja Kewal

  Univ. Wisconsin‐madison Usa

• Wen Xiaoqing

  Faculty Of Computer Science And Systems Engineering Kyushu Institute Of Technology

• Kinoshita Kozo

  Faculty Of Informatics Osaka Gakuin University

• Kinoshita Kozo

  Faculty Of Engineering Osaka University

• Kajihara Seiji

  Faculty Of Engineering Osaka University

• Kajihara Seiji

  Faculty Of Computer Science And Systems Engineering Kyushu Institute Of Technology

• TAMAMOTO Hideo

  Department of Information Engineering, Akita University

• Xiaoqing Wen

  Department Of Information Engineering Mining College Akita University

• Saluja Kewal

  Department Of Electrical & Computer Engineering Uw-madison

関連論文

• ゲートレベルを用いたトランジスタショートに対するテスト生成法(セッション3 : テスト生成, VLSI設計とテスト及び一般)
• 組合せ回路および順序回路に対する診断用テスト圧縮法(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術)
• Addressing Defect Coverage through Generating Test Vectors for Transistor Defects
• 部分X分解によるX故障モデルを用いた故障診断手法の高速化(故障モデル・故障許容・故障診断,VLSI設計とテスト及び一般)
• 3値テストパターンに対する遅延テスト品質計算とX割当について(遅延故障テスト,VLSI設計とテスト及び一般)
• High Launch Switching Activity Reduction in At-Speed Scan Testing Using CTX: A Clock-Gating-Based Test Relaxation and X-Filling Scheme
• 劣化検知テストにおけるパス選択について(テストII,デザインガイア2009-VLSI設計の新しい大地)
• 劣化検知テストにおけるパス選択について(テストII,デザインガイア2009-VLSI設計の新しい大地-)
• 論理回路の動作環境とトランジスタの劣化特性について(設計/テスト/検証)
• Compression/Scan Co-design for Reducing Test Data Volume, Scan-in Power Dissipation, and Test Application Time(Dependable Computing)
• Wrapper Scan Chains Design for Rapid and Low Power Testing of Embedded Cores(Dependable Computing)
• スキャンBISTにおけるマルチサイクルテストと部分観測方式の提案と評価(テスト設計1,デザインガイア2010-VLSI設計の新しい大地-)
• スキャンBISTにおけるマルチサイクルテストと部分観測方式の提案と評価(テスト設計1,デザインガイア2010-VLSI設計の新しい大地-)
• 組合せ回路および順序回路に対する診断用テスト圧縮法(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術)
• 信号値遷移削減のためのドントケア判定率の最適化に関する研究(テストI,デザインガイア2009-VLSI設計の新しい大地-)
• 実速度スキャンテストにおけるキャプチャセーフテスト生成手法について(テスト生成,デザインガイア2008-VLSI設計の新しい大地)
• 実速度スキャンテストにおけるキャプチャセーフテスト生成手法について(テスト生成,デザインガイア2008-VLSI設計の新しい大地)
• 実速度スキャンテストにおけるキャプチャセーフテスト生成手法について(テスト生成,デザインガイア2008-VLSI設計の新しい大地-)
• 実速度スキャンテストにおけるキャプチャ時の低消費電力テスト生成手法について(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• トランジスタ短絡故障モデルにおける等価故障解析について
• 信号値遷移削減のためのドントケア判定率の最適化に関する研究(テストI,デザインガイア2009-VLSI設計の新しい大地)
• High Launch Switching Activity Reduction in At-Speed Scan Testing Using CTX : A Clock-Gating-Based Test Relaxation and X-Filling Scheme
• フィールド高信頼化のためのアプローチ(LSIのテスト・評価技術)
• Addressing Defect Coverage through Generating Test Vectors for Transistor Defects
• Maximizing Stuck-Open Fault Coverage Using Stuck-at Test Vectors
• Fault Simulation and Test Generation for Transistor Shorts Using Stuck-at Test Tools
• 完全故障検出効率を保証するレジスタ転送レベルデータパスの非スキャンテスト容易化設計法
• A Study of Capture-Safe Test Generation Flow for At-Speed Testing
• On Detection of Bridge Defects with Stuck-at Tests
• A Novel Per-Test Fault Diagnosis Method Based on the Extended X-Fault Model for Deep-Submicron LSI Circuits
• Throughput Analysis of ARQ Schemes in Dialogue Communication over Half-Duplex Line
• Traffic Analysis of the Stop-and-Wait ARQ over a Markov Error Channel
• Channel-Grouping Methods on Go-Back-N ARQ Scheme in Multiple-Parallel-Channel System
• A Novel ATPG Method for Capture Power Reduction during Scan Testing(Dependable Computing)
• A Per-Test Fault Diagnosis Method Based on the X-Fault Model(Dependable Computing)
• A New Method for Low-Capture-Power Test Generation for Scan Testing(Dependable Computing)
• On Design for I_-Based Diagnosability of CMOS Circuits Using Multiple Power Supplies(Computer Components)
• An Alternative Test Generation for Path Delay Faults by Using N_i-Detection Test Sets(Test)(Dependable Computing)
• An Alternative Test Generation for Path Delay Faults by Using N_i-Detection Test Sets
• Diagnosing Crosstalk Faults in Sequential Circuits Using Fault Simulation(Special Issue on Test and Verification of VLSI)
• Testing Core-Based System-on-a-Chip Designs
• Compaction of Test Vectors for IDDQ Testing of Sequential Circuits
• Transistor Leakage Fault Diagnosis for CMOS Circuits(Special Issue on Test and Diagnosis of VLSI)
• Transistor Leakage Fault Diagnosis with I_DDQ and Logic Information
• 順序回路のブリッジ故障に対するIDDQテストのための静的なテスト系列圧縮法 (テストと設計検証論文特集)
• 順序回路に対するIDDQテスト時間短縮について
• 順序回路に対するIDDQテスト時間短縮について
• 順序回路に対するIDDQテスト時間短縮について
• ランダムアクセススキャン : テスト時消費電力,テストデータ量,テスト時開削減法(VLSI設計とテスト)
• Testing of k-FR Circuits under Highly Observable Condition
• Efficient Methods for Guided-Probe Diagnosis (Special Issue on VLSI Testing and Testable Design)
• Synthesis of Testable Sequential Circuits with Reduced Checking Sequences (Special Issue on VLSI Testing and Testable Design)
• Reduction of the Target Fault List and Fault Simulation Method for Crosstalk Faults in Clock-Delayed Domino Circuits(Special Issue on Test and Verification of VLSI)
• IDDQ Test Time Reduction by High Speed Charging of Load Capacitors of CMOS Logic Gates(Special Issue on Test and Verification of VLSI)
• 実速度スキャンテストベクトルに対する遷移タイミング考慮キャプチャ安全性判定(低消費電力テスト・メモリテスト,VLSI設計とテスト及び一般)
• A Reduced Scan Shift Method for Sequential Circuit Testing (Special Section on VLSI Design and CAD Algorithms)
• Throughput Performances of ARQ Protocols Operating over Generalized Two-State Markov Error Channel
• 完全故障検出効率を保証するレジスタ転送レベルデータパスの非スキャンテスト容易化設計法
• Efficient Guided-Probe Fault Location Method for Sequential Circuits
• Acceleration Techniques of Multiple Fault Test Generation Using Vector Pair Analysis
• Retiming for Sequential Circuits with a Specified Initial State and Its Application to Testability Enhancement
• テストベクトル変換手法を用いた低消費電力LOS実速度テスト(設計/テスト/検証)
• On Delay Test Quality for Test Cubes
• A GA-Based X-Filling for Reducing Launch Switching Activity toward Specific Objectives in At-Speed Scan Testing
• Distribution-Controlled X-Identification for Effective Reduction of Launch-Induced IR-Drop in At-Speed Scan Testing
• マルチサイクルテスト構造を用いたキャプチャ電力の低減(テスト設計2,デザインガイア2011-VLSI設計の新しい大地-)
• マルチサイクルテスト構造を用いたキャプチャ電力の低減(テスト設計2,デザインガイア2011-VLSI設計の新しい大地-)
• パターンマージングによる遷移遅延故障用テストのパス遅延故障検出能力向上手法(低消費電力・遅延テスト・高精度欠陥推定,VLSI設計とテスト及び一般)
• フィールドテストのための温度・電圧推定回路の試作評価(ばらつき・フィールドテスト,VLSI設計とテスト及び一般)
• 低電力BISTにおけるシフトトグル率低減手法について(低消費電力・遅延テスト・高精度欠陥推定,VLSI設計とテスト及び一般)
• マルチサイクルBISTにおけるスキャン出力の電力低減手法 (ディペンダブルコンピューティング)
• ネットリストを用いたドントケアビット数の見積り手法に関する研究 (ディペンダブルコンピューティング)
• A Capture-Safety Checking Metric Based on Transition-Time-Relation for At-Speed Scan Testing
• Estimation of Delay Test Quality and Its Application to Test Generation

もっと見る 閉じる

スポンサーリンク