部分X分解によるX故障モデルを用いた故障診断手法の高速化(故障モデル・故障許容・故障診断,VLSI設計とテスト及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
LSIの微細化,高速化は欠陥の振る舞いを複雑・多様にし,故障箇所,故障の原因の特定を困難なものとしている.X故障モデルは多様な論理値の組合せを表現でき,従来から用いられてきた縮退故障モデルによる故障診断手法より精確に故障箇所の特定を可能にする.しかし,X故障モデルに対する故障シミュレーションの計算時間増加が問題となっていた.本論文では,不要なシミュレーションパターンの削減による故障診断の高速化手法を提案する.ベンチマーク回路に対する実験では,診断精度を落とすことなく,シミュレーション回数,実行時間を大幅に削減できることを示す.
- 2010-02-08
著者
-
梶原 誠司
九州工業大学情報工学部電子情報工学科
-
宮瀬 紘平
九州工業大学
-
温 暁青
九州工業大学
-
中村 優介
パナソニックCCソフト株式会社
-
大和 勇太
九州工業大学大学院情報工学研究院
-
宮瀬 紘平
九州工業大学:jst Crest
-
温 暁青
九州工業大学:jst Crest
-
梶原 誠司
九州工業大学:jst Crest
-
梶原 誠司
九州工業大学情報工学部電子情報工学科:九州工業大学マイクロ化システムセンター
-
梶原 誠司
九州工業大学情報工学部電子情報工学科:九州工業大学マイクロ化総合技術センタ
-
Kajihara S
Kyushu Inst. Technol. Iizuka‐shi Jpn
-
Kajihara Seiji
Faculty Of Computer Science And Systems Engineering Kyushu Institute Of Technology
-
梶原 誠司
九州工業大学
-
宮瀬 絋平
九州工業大学大学院情報工学研究院電子情報工学研究系:独立行政法人科学技術振興機構crest
関連論文
- 順序回路に対するテスト系列中のドントケア値発見とテスト圧縮・消費電力削減への応用について(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 順序回路に対するテスト系列中のドントケア値発見とテスト圧縮・消費電力削減への応用について
- 部分X分解によるX故障モデルを用いた故障診断手法の高速化(故障モデル・故障許容・故障診断,VLSI設計とテスト及び一般)
- 3値テストパターンに対する遅延テスト品質計算とX割当について(遅延故障テスト,VLSI設計とテスト及び一般)
- ディレイテストにおけるパス選択基準とテストクオリティの評価
- 劣化検知テストにおけるパス選択について(テストII,デザインガイア2009-VLSI設計の新しい大地)
- 劣化検知テストにおけるパス選択について(テストII,デザインガイア2009-VLSI設計の新しい大地-)
- AI-1-7 フィールド高信頼化のための回路・システム機構(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
- 論理回路の動作環境とトランジスタの劣化特性について(設計/テスト/検証)
- 順序回路用故障シミュレーションにおけるコンパイル方式の適用と効果について(セッション2 : 故障シミュレーションと故障診断, VLSI設計とテスト及び一般)
- ブロードサイドテストにおけるN回検出用テストパターンに対するX判定(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- ブロードサイドテストにおけるN回検出用テストパターンに対するX判定(VLSIのテストI,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- ブロードサイドテストにおけるN回検出用テストパターンに対するX判定(VLSIのテストI,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 符号化技術を用いた多重スキャン設計のテストデータ量削減について
- 符号化技術を用いた多重スキャン設計のテストデータ量削減について
- ドントケア判定と符号化によるテストデータ圧縮について
- 二重検出法に基づく故障シミュレーションの高速化について
- 二重検出法に基づく故障シミュレーションの高速化について
- 二重検出法に基づく故障シミュレーションの高速化について
- テスト生成における間接含意の効率的な生成方法(テスト,システム設計及び一般)
- テスト生成における間接含意の効率的な生成方法(テスト,システム設計及び一般)
- LSI回路のX故障によるPer-Test故障診断手法の拡張について(LSIの評価・診断・解析及び,品質)
- 低消費電力テストのための制約付テスト生成手法について(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- 低消費電力テストのための制約付テスト生成手法について(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- 低消費電力テストのための制約付テスト生成手法について
- スキャンテストにおけるキャプチャ時の低消費電力化に効果的なテスト集合変更について(VLSIの設計/検証/テスト及び一般(デザインガイア))
- スキャンテストにおけるキャプチャ時の低消費電力化に効果的なテスト集合変更について(VLSIの設計/検証/テスト及び一般(デザインガイア))
- スキャンテストにおけるキャプチャ時の低消費電力化に効果的なテスト集合変更について(VLSIの設計/検証/テスト及び一般(デザインガイア))
- スキャンテストにおけるキャプチャ時の低消費電力化に効果的なテスト集合変更について(VLSIの設計/検証/テスト及び一般(デザインガイア))
- スキャンBISTにおけるマルチサイクルテストと部分観測方式の提案と評価(テスト設計1,デザインガイア2010-VLSI設計の新しい大地-)
- スキャンBISTにおけるマルチサイクルテストと部分観測方式の提案と評価(テスト設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 順序回路に対するテスト系列中のドントケア値発見とテスト圧縮・消費電力削減への応用について(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- ショーパスディレイ : 故障モデルとテスト生成
- パス遅延故障におけるパス選択とテスト生成について
- パス遅延故障におけるパス選択とテスト生成について
- パス遅延故障におけるパス選択とテスト生成について
- パス遅延故障のテストにおけるパス選択手法について
- パス遅延故障のテストにおけるパス選択手法について
- 統計的遅延品質モデル(SDQM)のフィージビリティ評価(評価モデル,ディペンダブルコンピューティング論文)
- ブロードサイド方式におけるパス長を考慮した遷移故障用テストパターン生成について(欠陥ベーステスト,VLSI設計とテスト及び一般)
- ディレイ品質を予測する統計的品質モデル(非縮退故障モデルテスト, VLSI 設計とテスト及び一般)
- 超微細 LSI のパス遅延故障に対するテスト圧縮法について(非縮退故障モデルテスト, VLSI 設計とテスト及び一般)
- 信号値遷移削減のためのドントケア判定率の最適化に関する研究(テストI,デザインガイア2009-VLSI設計の新しい大地-)
- 実速度スキャンテストにおけるキャプチャセーフテスト生成手法について(テスト生成,デザインガイア2008-VLSI設計の新しい大地)
- 実速度スキャンテストにおけるキャプチャセーフテスト生成手法について(テスト生成,デザインガイア2008-VLSI設計の新しい大地)
- 実速度スキャンテストにおけるキャプチャセーフテスト生成手法について(テスト生成,デザインガイア2008-VLSI設計の新しい大地-)
- 実速度スキャンテストにおけるキャプチャ時の低消費電力テスト生成手法について(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 実速度スキャンテストにおけるキャプチャ時の低消費電力テスト生成手法について(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 実速度スキャンテストにおけるキャプチャ時の低消費電力テスト生成手法について(テストと検証,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 多重スキャンツリー設計によるテストデータ量・テスト印加時間の削減(テスト容易化設計,システムLSI設計とその技術)
- 遷移遅延故障に対する高品質テスト生成手法について(セッション3 : テスト生成, VLSI設計とテスト及び一般)
- テスト系列短縮のための部分的並列なスキャンチェーンの構成法
- ドントケア判定と符号化によるテストデータ圧縮について
- ドントケア判定と符号化によるテストデータ圧縮について
- 信号値遷移削減のためのドントケア判定率の最適化に関する研究(テストI,デザインガイア2009-VLSI設計の新しい大地)
- BIST指向n検出TPGの提案
- BIST指向 n検出 TPGの提案
- BIST指向n検出TPGの提案
- トランジション故障に対するテストパターンの極小化手法について
- トランジション故障に対するテストパターンの極小化手法について
- 入力ベクトルからの信号値を正当化する最小キューブ抽出(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 入力ベクトルからの信号値を正当化する最小キューブ抽出(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 入力ベクトルからの信号値を正当化する最小キューブ抽出(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 入力ベクトルからの信号値を正当化する最小キューブ抽出(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 論理回路に対するテスト実行時間削減法
- LC-3 テストパターン中の特定ビットにおけるドントケア判定法について(C. アーキテクチャ・ハードウェア)
- 入力ベクトルからの信号値を正当化する最小キューブ抽出
- 入力ベクトルからの信号値を正当化する最小キュｰブ抽出
- 多重スキャンツリー設計によるテスト圧縮手法(VLSIの設計/検証/テスト及び一般テスト)
- 多重スキャンツリー設計によるテスト圧縮手法(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 多重スキャンツリー設計によるテスト圧縮手法(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 多重スキャンツリー設計によるテスト圧縮手法(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 多重スキャンツリー設計によるテスト圧縮手法
- フィールド高信頼化のためのアプローチ(LSIのテスト・評価技術)
- 中間故障電圧値を扱う故障シミュレーションの高速化について
- 論理回路における遅延テスト不要パスの高速導出法 (テストと設計検証論文特集)
- パス遅延故障のテストのためのロバスト依存パスの識別法
- 静的学習における効率的な間接含意の発見と保存について
- 静的学習における効率的な間接含意の発見と保存について
- 静的学習における効率的な間接含意の発見と保存について
- スキャン極性調節とピンポイントテスト変換によるテスト圧縮(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- スキャン極性調節とピンポイントテスト変換によるテスト圧縮(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- スキャン極性調節とピンポイントテスト変換によるテスト圧縮(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- スキャン極性調節とピンポイントテスト変換によるテスト圧縮(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- ランレングス符号とピンポイントテストパターン変換によるテストデータ量削減(VLSIの設計/検証/テスト及び一般テスト)
- ランレングス符号とピンポイントテストパターン変換によるテストデータ量削減(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- ランレングス符号とピンポイントテストパターン変換によるテストデータ量削減(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- ランレングス符号とピンポイントテストパターン変換によるテストデータ量削減(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- ランレングス符号とピンポイントテストパターン変換によるテストデータ量削減
- パス遅延故障テストにおける故障検出率の推定法
- ゲートレベル組合せ回路の単一論理設計誤りに対する診断手法
- ランダムアクセススキャン : テスト時消費電力,テストデータ量,テスト時開削減法(VLSI設計とテスト)
- テスト数制限下でのテスト入力集合の選択手法について (テストと設計検証論文特集)
- 到達不能状態に基づく順序回路の冗長除去手法
- テスト生成の静的学習における間接含意の習得法について
- 実速度スキャンテストベクトルに対する遷移タイミング考慮キャプチャ安全性判定(低消費電力テスト・メモリテスト,VLSI設計とテスト及び一般)
- テストベクトル変換手法を用いた低消費電力LOS実速度テスト(設計/テスト/検証)
- 論理回路のテストパターンに含まれるドントケアの判定法について
- 論理回路のテストパターンに含まれるドントケアの判走法について
- マルチサイクルテスト構造を用いたキャプチャ電力の低減(テスト設計2,デザインガイア2011-VLSI設計の新しい大地-)