Parasitic Resistance Reduction in Deep Submicron Dual-Gate Transistors with Partially Elevated Source/Drain Extension Regions Fabricated by Complementary Metal-Oxide-Semiconductor Technologies

スポンサーリンク

概要

著者

関連論文

もっと見る

スポンサーリンク