論理回路の故障診断法 : 外部出力応答に基づく故障箇所指摘法の発展

スポンサーリンク

概要

• 論文の詳細を見る
• 2011-01-01

著者

• 山崎 浩二

  明治大学情報コミュニケーション学部

• 高松 雄三

  愛媛大学理工学研究科電子情報工学専攻

• 高橋 寛

  愛媛大学大学院理工学研究科

• 佐藤 康夫

  九州工業大学

• 樋上 喜信

  愛媛大学大学院

関連論文

• 抵抗性オープン故障のモデル化とそのテスト生成について (ディペンダブルコンピューティング)
• D-10-3 スキャン回路におけるクロストーク故障の検出可能性について(D-10. ディペンダブルコンピューティング,一般セッション)
• D-10-1 ハードウエアテスト生成ツールを用いた組み込みシステムのテストケース生成について(D-10. ディペンダブルコンピューティング,一般セッション)
• ゲートレベルを用いたトランジスタショートに対するテスト生成法(セッション3 : テスト生成, VLSI設計とテスト及び一般)
• 組合せ回路および順序回路に対する検出・非検出情報に基づく診断用テスト圧縮法(テスト容易化設計,システムLSI設計とその技術)
• 組合せ回路および順序回路に対する診断用テスト圧縮法(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術)
• 故障励起関数を利用したオープン故障の診断法
• マルチサイクルキャプチャ遷移故障テスト生成を用いたテスト不可能故障の原因解析(テスト生成,VLSI設計とテスト及び一般)
• 抵抗性オープン故障のモデル化とそのテスト生成について(テスト生成,VLSI設計とテスト及び一般)
• TEGチップのデジタル測定によるオープン故障のモデル化の検討(故障モデル・故障許容・故障診断,VLSI設計とテスト及び一般)
• 故障励起関数を利用したオープン故障の診断法(ディペンダブルコンピューティング)
• 隣接信号線を考慮したオープン故障のテストパターンについて(欠陥ベーステスト,VLSI設計とテスト及び一般)
• TEGチップを用いたオープン故障の解析(テスト生成,デザインガイア2008-VLSI設計の新しい大地)
• TEGチップを用いたオープン故障の解析(テスト生成,デザインガイア2008-VLSI設計の新しい大地)
• TEGチップを用いたオープン故障の解析(テスト生成,デザインガイア2008-VLSI設計の新しい大地-)
• オープン故障診断の性能向上について(設計/テスト/検証)
• 隣接信号線を考慮した動的なオープン故障に対する故障診断法(故障診断,VLSI設計とテスト及び一般)
• 隣接信号線を考慮したオープン故障の一モデルとその故障診断(BISTと故障診断,VLSI設計とテスト及び一般)
• 検出/非検出情報に基づく複数故障モデルに対する故障診断法(故障診断, VLSI 設計とテスト及び一般)
• 検出/非検出情報に基づくオープン故障診断への誤り経路追跡法の適用(故障診断, VLSI 設計とテスト及び一般)
• 不確かなテスト集合の検出/非検出情報に基づくオープン故障の診断法(BIST と故障診断, VLSI 設計とテスト及び一般)
• 不確かなテスト集合の検出/非検出情報に基づくブリッジ故障の診断法(BIST と故障診断, VLSI 設計とテスト及び一般)
• 不確かなテスト集合によるブリッジ故障診断(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• 不確かなテスト集合によるブリッジ故障診断(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 不確かなテスト集合によるブリッジ故障診断(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 不確かなテスト集合によるブリッジ故障診断(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• Pass/Fail情報を用いた単一ブリッジ故障の診断における診断テストと故障モデルの関係(VLSI設計とテスト)
• CPLDのPLAブロックにおけるクロスポイント故障および縮退故障の診断法
• テストパターンの静的圧縮における厳密解と貧欲解の比較(上流テスト・テスト圧縮,VLSI設計とテスト及び一般)
• 論理回路の故障診断法 : 外部出力応答に基づく故障箇所指摘法の発展(ディペンダブルコンピューティング)
• 検出可能な遅延故障サイズを考慮した遅延故障診断法(ディペンダブルコンピューティング)
• 縮退故障用ATPGを用いた遷移故障の診断用テスト生成法(設計/テスト/検証,設計/テスト/検証)
• D-10-19 遅延故障シミュレーションに基づく欠陥診断(D-10. ディペンダブルコンピューティング,一般セッション)
• 組合せ回路に対する欠陥考慮テストパターンの一生成法(欠陥ベーステスト,VLSI設計とテスト及び一般)
• D-10-2 動的なオープン故障に対するテストパターン生成法(D-10. ディペンダブルコンピューティング,一般セッション)
• 遷移故障に対する診断用テスト生成法(故障診断,VLSI設計とテスト及び一般)
• D-10-2 縮退故障テストを利用したオープン故障のテスト生成法(D-10.ディペンダブルコンピューティング,一般講演)
• D-10-1 ハードウェア設計に対するソフトウェアメトリクスの適用(D-10.ディペンダブルコンピューティング,一般講演)
• テスト不可能故障の検出数の削減のためのスキャンテスト生成法(システムレベル設計,システム設計及び一般)
• スキャンテストにおけるテスト不可能故障の検出を削減するためのテスト生成法(テスト生成,VLSI設計とテスト及び一般)
• SATを用いたATPG困難故障に対する冗長故障判定の高速化(テスト生成,VLSI設計とテスト及び一般)
• マルチサイクルキャプチャテストを用いたフルスキャン設計回路の縮退故障テスト生成(スキャンテスト,VLSI設計とテスト及び一般)
• テスト生成における決定ノードの有効性解析(セッション3 : テスト生成, VLSI設計とテスト及び一般)
• CMOS回路における短絡故障の一モデルとそのテスト生成法
• 組合せ回路および順序回路に対する診断用テスト圧縮法(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術)
• 組合せ回路におけるクリティカル経路の検出
• 組合せ回路におけるクリティカル経路の一検出法
• 分割した構造記述関数による組合せ回路の経路解析
• 遅延効果を用いた組合せ回路における冗長故障のテスト生成法
• 組合せ回路のタイミング解析におけるクリティカル経路の一検出法
• 組合せ回路のタイミング解析におけるクリティカル経路の一検出法
• 検出/非検出情報に基づくオープン故障の一診断法(ディペンダブルコンピューティング)
• テストの検出/非検出情報に基づくオープン故障の診断法(VLSI設計とテスト)
• BIST環境における不確かなテスト集合による単一縮退故障の一診断法(診断, LSIのテスト・診断技術論文)
• 不確かなテスト集合による多重縮退故障の診断(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• 不確かなテスト集合による多重縮退故障の診断(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• CPLDのPLAブロックにおけるクロスポイント故障および縮退故障の診断法
• 不確かなテスト集合による多重縮退故障の診断(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 不確かなテスト集合による多重縮退故障の診断(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 不確かな診断テスト集合による単一/多重縮退故障の診断法(VLSI設計とテスト)
• 電子ビームテスタを用いた順序回路の故障診断
• 複数の外部入力を変化させる活性化入力対の生成法について
• 組合せ回路の活性化入力化とその故障診断への応用
• 信号伝搬時間を利用した組合せ回路の多重縮退故障に対する一診断法
• 電子ビームテスタを用いた活性化入力対による組合せ回路の多重故障診断
• 活性化入力系列を用いた順序回路の故障診断に関する一考察
• 活性化入力系列を用いた順序回路の故障診断に関する一考察
• 活性化入力対を用いた組合せ回路の多重縮退故障の診断に関する一考察
• 単一活性化経路に基づく組合せ回路の多重縮退故障の診断法に関する一考察
• 不確かなテスト集合をもつBISTの故障診断法
• 順序回路のクロストークによる遅延故障に対する目標故障の一判別法
• FTS2000-24 縮退故障のテスト集合に基づくパス遅延故障の一テスト生成法
• 論理シミュレータを利用した単一設計誤りの一診断法
• 組合せ回路のゲート遅延故障に対する一診断法
• ゲート遅延故障シミュレーションを用いた単一ゲート遅延故障の一診断法 (テストと設計検証論文特集)
• 単一/多重故障シミュレーションに基づく組合せ回路の多重縮退故障に対する一診断法
• 単一/多重故障シミュレーションに基づく組合せ回路の多重縮退故障に対する一診断法
• 改良Booth法に基づく乗算回路のC-テスタブル設計について
• 改良Booth法に基づく乗算回路のC-テスタブル設計について
• 組合せ回路の微小なゲート遅延故障に対するテストとその生成法
• 組合せ回路の微小なゲート遅延故障に対するテスト生成
• 組合せ回路のゲート遅延故障に対する高分解能テストの生成
• 組合せ回路のタイミング解析におけるクリティカル経路問題について
• 組合せ回路の遅延故障に対するロバストテスト対生成法について
• Test generation for multiple fault diagnosis in one-dimensional iterative logic arrays
• 順序回路の前方テスト生成に対する一手法
• 順序回路のデ-タ構造について
• 多重外部出力検出テスト生成方法(テスト生成, VLSI 設計とテスト及び一般)
• 故障活性化率向上のための可変n回テスト生成法とその品質評価に関する研究(スキャンテスト,VLSI設計とテスト及び一般)
• 故障活性化率向上のためのn回検出テスト生成法(ディペンダブルコンピューティング研究専門委員会推薦論文,ディペンダブルコンピューティング)
• 正当化経路に着目した故障診断向きテスト生成に関する一考察(セッション2 : 故障シミュレーションと故障診断, VLSI設計とテスト及び一般)
• n 回検出テストの故障診断に対する有用性に関する一考察(故障診断, VLSI 設計とテスト及び一般)
• 順序回路に対するIDDQテスト時間短縮について
• 順序回路に対するIDDQテスト時間短縮について
• 順序回路に対するIDDQテスト時間短縮について
• D-10-8 活性化経路評価関数に基づくパターン選択(D-10.ディペンダブルコンピューティング,一般セッション)
• 論理回路の故障診断法 : 外部出力応答に基づく故障箇所指摘法の発展
• テスト圧縮効率化のためのテスト生成に関する一考察(テスト,デザインガイア2012-VLSI設計の新しい大地-)
• テスト圧縮効率化のためのテスト生成に関する一考察(テスト,デザインガイア2012-VLSI設計の新しい大地-)
• 情報教育と情報入試:11.情報入試で求める人材とは -文系学部の場合-

もっと見る 閉じる

スポンサーリンク