完全空乏型CMOS/SIMOX素子の低電圧・低消費電力型VLSI構成要素としての優位性

スポンサーリンク

概要

論文の詳細を見る
高性能CMOS論理LSIの消費電力は3年に4倍のペースで増加しており、低消費電力化がL1開発の最重要課題となっている。CMOS・LSIでは低電源電圧化が最も効果的な低消費電力化になるため、微細化と伴に、2Vから更に1Vへと電源電圧の低下が進んでいる。こうした状況の中で、急峻なサブスレッショルドスイングを有し、低寄生容量の完全空乏型SOI素子が注目されている。一方、完全空乏型SOI素子をLSIに応用する際、各素子の閾値電圧(Vth)およびLSIのスタンバイリ-ク電流の制御性が懸念されている。また、ボディコンダクトを取らない場合、基板浮遊効果がメモリ動作に与える影響等、LSIの動作不安定性も指摘されている。これらの問題を明らかにするため、0.25μm・完全空乏型CMOS/SIMOXとバルクCMOSプロセスを用いてゲートアレイを試作し、ゲートアレイ上に搭載した48ビット・乗算器と13kビット・SRAMの諸特性を比較した。
社団法人電子情報通信学会の論文
1996-03-11

著者

関連論文

もっと見る

スポンサーリンク