0.25μm CMOS/SIMOXゲートアレイLSI
スポンサーリンク
概要
- 論文の詳細を見る
低ドーズSIMOX基板上に完全空き型のMOSFETを形成したプロセス技術を用い、300Kゲート(30万素子)を搭載する0.25μmゲートアレイLSIを試作した。120KGのテストチップについて、従来のバルクLSIとの比較を行ない、2V電源においてSIMOX LSIが25%高速になることを明らかにした。また、テストチップにおける全ネットの配線容量を分析し、隣接、層間を考慮した場合の配線容量が考慮しない場合の約2.2倍の容量になることを明らかにした。
- 社団法人電子情報通信学会の論文
- 1996-06-21
著者
-
井野 正行
Nttエレクトロニクステクノロジー
-
首藤 啓樹
日本電信電話(株)
-
門 勇一
NTT LSI研究所
-
土屋 敏章
NTT LSI研究所
-
西村 和好
NTT LSI研究所
-
井野 正行
NTT LSI研究所
-
門 勇一
Nttシステムエレクトロニクス研究所
-
石原 隆子
日本電信電株式会社マイクロシステムインテグレーション研究所
-
山越 公洋
Nttシステムエレクトロニクス研究所
-
西村 和好
NTTシステムエレクトロニクス研究所
-
沢田 博俊
NTTシステムエレクトロニクス研究所
-
首藤 啓樹
NTTシステムエレクトロニクス研究所
-
沢田 博俊
NTT LSI研究所
-
首藤 啓樹
NTT LSI研究所
-
山越 公洋
NTT LSI研究所
-
石原 隆子
NTT LSI研究所
-
西村 和好
Ntt Lsi研
関連論文
- 高性能容量型指紋センサLSIと認証システムへの応用
- 指紋認証トークンシステム(安全と信頼とリスク : 安全・安心な社会を目指して)
- 完全空乏型CMOS/SIMOX素子の低電圧・低消費電力型VLSI構成要素としての優位性
- SC-8-3 赤外線を用いた超小型音声受信ユニット : 音声ユーザ・インタフェイスのユビキタス化を目指して
- 完全空乏型MOSFET/SIMOXの基板浮遊効果抑制策と信頼性
- 0.25μmゲ-トアレイ設計技術 (特集 0.25μmCMOS/SIMOXゲ-トアレイ技術)
- 光アクセス通信用MAC制御LSI設計技術 (特集 ブロードバンド光アクセス通信を支える電子回路設計技術)
- Arイオン注入による極薄膜nMOSFETs/SIMOXにおける寄生バイポーラ効果の抑制
- 選択W-CVDプロセスを導入した完全空乏型極薄膜CMOS/SIMOXゲートアレイLSI
- ディープサブミクロン配線設計の一手法
- 0.25-μmCMOS/SIMOXを用いた40-Gb/s8×8ATMスイッチLSI
- 0.25-μmCMOS/SIMOXを用いた40-Gb/s8×8ATMスイッチLSI
- PWLによるゲート遅延解析手法
- レイアウト技術 (特集論文 GHzインタフェ-ス付CMOS/SIMOX技術)
- 0.25μm CMOS/SIMOXゲートアレイLSI
- クロック分配用スキュー補正回路の検討
- LSI遅延解析高精度化に関する検討
- 0.5V MTCMOS/SlMOX回路
- 0.5V動作MTCMOS/SIMOX回路
- 極薄膜MOSFET/SIMOXのソース・ドレイン上に形成したW層の寄生バイポーラ効果への影響
- ソース/ドレイン上に選択W層を形成した1/4ミクロン級極薄膜MOSFET/SIMOXの特性
- 0.5ミクロンBiCMOSゲ-トアレイの構成と設計 (0.5ミクロンBiCMOSゲ-トアレイ設計・製造技術)
- 超高速ディジタルICの設計 (GaAs SAINTによる超高速・超高周波集積回路技術)
- 0.25μm CMOS/SIMOXゲ-トアレイLSI (特集 デバイスに高性能化をもたらすSOI基板)
- 1/4μm完全空乏型CMOS/SIMOX・LSIとバルク・LSIの比較 : 論理ゲート遅延及び寄生容量の電源電圧依存性
- 1/4・ミクロンゲート極薄膜CMOS/SIMOXゲートアレイのダイナミック性能と消費電流特性
- 0.25μmCMOS/SIMOXデバイス技術 (特集 0.25μmCMOS/SIMOXゲ-トアレイ技術)
- SOI MOSFET : 低消費電力・高速向け将来デバイス
- 3GHz CMOS MUX/DEMUX回路
- 完全空乏型CMOS/SIMOXインバータ回路における消費電流のダイナミック特性
- 0.25μmCMOSゲ-トアレイ (特集 0.25μmCMOS/SIMOXゲ-トアレイ技術)
- 疑似差動インパルス伝送による低電力高速CMOSインタフェース回路
- CMOS/SIMOXを用いた2.6Gbps APU (Active Pull-Up)インタフェース回路
- CMOS/SIMOXを用いた2.6Gbps/pin APU(Activepull-up)インタフェース回路
- アクティブプルアップ(APU)を用いた高速CMOSインタフェース回路
- 低電力、高速インパルス伝送型CMOSインタフェース回路
- 低電力、高速インパルス伝送型CMOSインタフェース回路
- ASICをどのように設計するのか - その開発手法 -
- 704MHz,BiCMoS,ATMスイッチLSI
- 0.5μm画像用DSP
- 指紋センサLSIを使った小型指紋認証装置の開発 (特集論文 指紋認証システム)
- 環状配線を用いたクロック分配手法の検討
- 環状配線を用いたクロック分配手法の検討
- LSI遅延解析モデルに関する一検討
- 13p-F-4 NTT常伝導リングの入射系
- 13p-F-5 NTT常伝導リング軌道解析結果と実測値の比較
- EBテストパッド配置比率の向上手法
- 赤外線を用いた超小型音声受信ユニット--ボイスユビーク (特集 ユビキタスサービスを支える先進ハードウェア技術)
- 指紋認証トークンシステム (特集 ユビキタスサービスを支える先進ハードウェア技術)
- 0.5μm大規模フルカスタムLSI設計技術 (0.5μmCMOS/BiCMOSフルカスタムLSI設計製造技術)
- ASIC内メモリブロックのテストプログラム自動生成技術
- 同期形高速SRAMマクロセルの性能評価法 : テストチップの設計とLSIテスタによる評価
- LSIテスタによる高速メモリマクロセルの一試験法
- LSIテスタ用500MHzプローブカードの開発
- プローブカードのクロストークの評価と解析
- ULTIMATEのシステム特性 (VLSI試験技術--500MHz VLSIテストシステム"ULTIMATE")
- バッファ挿入と可変幅配線によるLSI配線遅延削減効果
- 上り帯域割り当て情報に基づく暗号方式制御を備えた10G/1GデュアルレートEPON OLT LSI (VLSI設計技術)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- C-15-4 イベントドリブン・シミュレーションによる消費電力評価の通信用LSIへの適用(C-15.エレクトロニクスシミュレーション,一般セッション)
- C-12-20 10G-EPON OLTおよびONU用チップセットの開発(1)(C-12.集積回路,一般セッション)
- C-12-23 10G-EPON OLTおよびONU用チップセットの開発(4) : OLTにおけるデュアルレート対応下り伝送レート学習・検索機能(C-12.集積回路,一般セッション)
- C-12-21 10G-EPON OLTおよびONU用チップセットの開発(2) : OLT LSIに於けるデュアルレート対応暗号機能(C-12.集積回路,一般セッション)
- 上り帯域割り当て情報に基づく暗号方式制御を備えた10G/1GデュアルレートEPON OLT LSI(暗号と高位設計,システムオンシリコンを支える設計技術)
- C-3-19 波長選択クロスコネクト応用に向けた低電圧駆動MEMSミラー(光スイッチ(2),C-3.光エレクトロニクス,一般セッション)