バッファ挿入と可変幅配線によるLSI配線遅延削減効果
スポンサーリンク
概要
- 論文の詳細を見る
ディープサブミクロン領域のLSIでは、配線の抵抗、寄生容量による遅延が相対的に増大し、配線を如何にコントロールして設計するかが、LSIの性能を左右する大きな要因となっている。今回、配線遅延低減化の有力な手法であるバッファ挿入と可変幅配線について遅延短縮の効果を定量的に解析し、LSI設計への適用について考察した。
- 社団法人電子情報通信学会の論文
- 1997-03-06
著者
関連論文
- 0.25-μmCMOS/SIMOXを用いた40-Gb/s8×8ATMスイッチLSI
- 0.25-μmCMOS/SIMOXを用いた40-Gb/s8×8ATMスイッチLSI
- PWLによるゲート遅延解析手法
- 0.25μm CMOS/SIMOXゲートアレイLSI
- 0.25μmCMOSゲ-トアレイ (特集 0.25μmCMOS/SIMOXゲ-トアレイ技術)
- バッファ挿入と可変幅配線によるLSI配線遅延削減効果