ASIC内メモリブロックのテストプログラム自動生成技術

スポンサーリンク

概要

論文の詳細を見る
近年、ASIC内部に多くのメモリが搭載される傾向にあるが、そのメモリの試験には、スキャンテストの対象外である。ASICの機能をテストする機能テストパタンでは内部メモリの全ビットをテストすることは通常出来ない。メモリの信号端子はチップの端子と直接接続されていない場合が大部分であり、単体メモリ用のテストプログラムは使用できない。回路動作マージンと製造マージンが比較的狭いため、信号間干渉を対象とした長いテストシーケンスが必要。等の問題がある。これに対して、テストモード時に、内部メモリとチップ端子の間に1:1の転送パス(I-PATH)が形成されるように設計するテスト容易化設計手法が採用されてきている。しかし、I-PATHにはレジスタや内部バスが含まれることが多く、メモリブロックのテストプログラムの作製には多くの時間と労力を要していた。このテストプログラムを自動生成するプログラムを今回開発したので報告する。
社団法人電子情報通信学会の論文
1996-09-18

著者

関連論文

スポンサーリンク