クロック分配用スキュー補正回路の検討
スポンサーリンク
概要
- 論文の詳細を見る
低スキューのクロック分配実現手法として、クロックソースからターゲットまでの配線長にかかわらず、ペア配線を設け、遅延回路を制御することによりクロックスキューを自動的に遅延回路時間分解能の範囲内に低減可能であることを示した。試作したチップ評価により、配線長の差により900psのクロックスキューがある系で、本回路を動作させると自動的に30psのスキューとなることを確認した。本回路は250MHzまで動作可能であり、クロックジッタは60psである。
- 社団法人電子情報通信学会の論文
- 1995-08-25
著者
-
井野 正行
Nttエレクトロニクステクノロジー
-
羽田野 孝裕
NTTマイクロシステムインテグレーション研究所
-
首藤 啓樹
日本電信電話(株)
-
井野 正行
NTT LSI研究所
-
山越 公洋
Nttシステムエレクトロニクス研究所
-
首藤 啓樹
NTTシステムエレクトロニクス研究所
-
首藤 啓樹
NTT LSI研究所
-
山越 公洋
NTT LSI研究所
-
羽田野 孝裕
NTT LSI研究所
-
羽田野 孝裕
NTT 入出力システム研究所
関連論文
- 1チップ指紋認証LSI技術
- I-021 画素並列処理を用いた指紋谷線強調アルゴリズム(I分野:画像認識・メディア理解)
- D-12-3 新しい相関値による指紋認証アルゴリズム
- D-12-2 画素並列処理を用いた指紋隆線強調アルゴリズム
- D-12-1 1 チップ指紋認証 LSI に適した指紋画像回転手法
- C-12-11 指紋画像のオンチップ認証処理に適したセルラーロジックプロセッシング回路
- 新しい相関値による指紋認証アルゴリズム
- 画素並列処理を用いた指紋画像強調アルゴリズム
- I-2 超並列アーキテクチャに適した画像強調アルゴリズム(画像処理,I.画像認識・メディア理解)
- C-12-16 1チップ指紋認証LSIに適した指紋画像最適化手法
- 高性能容量型指紋センサLSIと認証システムへの応用
- 指紋画像のオンチップ認証処理に適したセルラーロジックプロセッシング回路
- 画素並列画像強調および画像回転手法を用いた1チップ指紋認証LSI
- B-18-2 ユビキタス本人認証に向けたワイヤレス電池駆動指紋認証システム(B-18.バイオメトリクス・セキュリティ, 通信2)
- 指紋認証トークンシステム(安全と信頼とリスク : 安全・安心な社会を目指して)
- 不一致判定回路を用いた高速パケットフィルタ回路(通信処理回路,システムオンシリコンを支える設計技術)
- 新しいSoC技術を用いた指紋認証チップ (未来社会を実現するセンサ回路技術)
- ワンチップ指紋認証LSI (特集 ユビキタスセンサ)
- 超並列アーキテクチャに適した画像強調アルゴリズム
- 完全空乏型CMOS/SIMOX素子の低電圧・低消費電力型VLSI構成要素としての優位性
- C-12-10 不一致判定回路を用いた高速パケットフィルタ(アーキテクチャ技術,C-12.集積回路,一般セッション)
- B-8-15 10G-EPONシステム評価用FPGAボードの開発(B-8.通信方式,一般セッション)
- 光アクセス通信用MAC制御LSI設計技術 (特集 ブロードバンド光アクセス通信を支える電子回路設計技術)
- ディープサブミクロン配線設計の一手法
- 0.25-μmCMOS/SIMOXを用いた40-Gb/s8×8ATMスイッチLSI
- 0.25-μmCMOS/SIMOXを用いた40-Gb/s8×8ATMスイッチLSI
- PWLによるゲート遅延解析手法
- レイアウト技術 (特集論文 GHzインタフェ-ス付CMOS/SIMOX技術)
- 0.25μm CMOS/SIMOXゲートアレイLSI
- クロック分配用スキュー補正回路の検討
- LSI遅延解析高精度化に関する検討
- 0.5ミクロンBiCMOSゲ-トアレイの構成と設計 (0.5ミクロンBiCMOSゲ-トアレイ設計・製造技術)
- 超高速ディジタルICの設計 (GaAs SAINTによる超高速・超高周波集積回路技術)
- 1/4μm完全空乏型CMOS/SIMOX・LSIとバルク・LSIの比較 : 論理ゲート遅延及び寄生容量の電源電圧依存性
- 3GHz CMOS MUX/DEMUX回路
- 0.25μmCMOSゲ-トアレイ (特集 0.25μmCMOS/SIMOXゲ-トアレイ技術)
- 疑似差動インパルス伝送による低電力高速CMOSインタフェース回路
- CMOS/SIMOXを用いた2.6Gbps APU (Active Pull-Up)インタフェース回路
- CMOS/SIMOXを用いた2.6Gbps/pin APU(Activepull-up)インタフェース回路
- アクティブプルアップ(APU)を用いた高速CMOSインタフェース回路
- 低電力、高速インパルス伝送型CMOSインタフェース回路
- 低電力、高速インパルス伝送型CMOSインタフェース回路
- ASICをどのように設計するのか - その開発手法 -
- 704MHz,BiCMoS,ATMスイッチLSI
- SC-12-2 1V級動作ONU用50Mb/s論理LSI
- 0.5μm画像用DSP
- 指紋センサLSIを使った小型指紋認証装置の開発 (特集論文 指紋認証システム)
- 環状配線を用いたクロック分配手法の検討
- 環状配線を用いたクロック分配手法の検討
- LSI遅延解析モデルに関する一検討
- H-041 画質評価を用いる指紋画像強調手法(H分野:画像認識・メディア理解,一般論文)
- 超並列アーキテクチャに適した画像強調アルゴリズム
- 指紋認証トークンシステム (特集 ユビキタスサービスを支える先進ハードウェア技術)
- 0.5μm大規模フルカスタムLSI設計技術 (0.5μmCMOS/BiCMOSフルカスタムLSI設計製造技術)
- 上り帯域割り当て情報に基づく暗号方式制御を備えた10G/1GデュアルレートEPON OLT LSI (VLSI設計技術)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- 22-Gb/sかつ33-mega-frame/s以上のスループットを有するブリッジ回路を搭載する10G-EPON/GE-PON共用型OLT-LSI(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- C-15-4 イベントドリブン・シミュレーションによる消費電力評価の通信用LSIへの適用(C-15.エレクトロニクスシミュレーション,一般セッション)
- C-12-20 10G-EPON OLTおよびONU用チップセットの開発(1)(C-12.集積回路,一般セッション)
- C-12-23 10G-EPON OLTおよびONU用チップセットの開発(4) : OLTにおけるデュアルレート対応下り伝送レート学習・検索機能(C-12.集積回路,一般セッション)
- C-12-21 10G-EPON OLTおよびONU用チップセットの開発(2) : OLT LSIに於けるデュアルレート対応暗号機能(C-12.集積回路,一般セッション)
- 上り帯域割り当て情報に基づく暗号方式制御を備えた10G/1GデュアルレートEPON OLT LSI(暗号と高位設計,システムオンシリコンを支える設計技術)