水平垂直パリティ方式による多ビット出力自己訂正メモリの構成法

スポンサーリンク

概要

• 論文の詳細を見る
• 電子通信学会の論文

著者

• 伊達 滋

  NTT LSI研究所

関連論文

• 完全空乏型CMOS/SIMOX素子の低電圧・低消費電力型VLSI構成要素としての優位性
• 1V動作メモリマクロセル技術
• 1V動作ASIC用高速メモリマクロセル技術
• 2V,2GHz,低電力DDSチップセット
• 2V、2GHz、低電力DDSチップセット
• 水平垂直パリティ方式による多ビット出力自己訂正メモリの構成法
• メモリLSIにおける自己訂正方式

スポンサーリンク