高橋 篤司 | 東京工業大学

スポンサーリンク

概要

• 高橋 篤司の詳細を見る
• 同名の論文著者
• 東京工業大学の論文著者

関連著者

• 高橋 篤司

  東京工業大学

• 高橋 篤司

  東京工業大学大学院理工学研究科集積システム専攻

• 高橋 篤司

  東京工業大学理工学研究科集積システム

• 小平 行秀

  会津大学コンピュータ理工学部

• 梶谷 洋司

  東京工業大学 大学院 理工学研究科 集積システム専攻

• 高橋 篤司

  大阪大学大学院工学研究科電気電子情報工学専攻

• 小平 行秀

  東京工業大学大学院理工学研究科集積システム専攻

• TAKAHASHI Atsushi

  Graduate School of Science and Technology, Tokyo Institute of Technology

• 梶谷 洋司

  東京工業大学工学部電気・電子工学科

• 高橋 篤司

  東京工業大学 工学部 電気・電子工学科

• 小平 行秀

  会津大学コンピュータ理工学科

• 高橋 篤司

  大阪大学 大学院 工学研究科 電気電子情報工学科専攻

• Takahashi Atsushi

  Division of Electrical, Electronic and Information Engineering, Osaka University

• Takahashi Atsushi

  Division Of Electrical Electronic And Information Engineering Osaka University

• Takahashi Atsushi

  The Department Of Communications And Integrated Systems Tokyo Institute Of Technology

• Takahashi Atsushi

  Department of Communications and Computer Engineering, Tokyo Institute of Technology

• 畔上 謙吾

  富士通研究所システムlsi開発研究所

• 坂主 圭史

  東京工業大学工学部電気・電子工学科

• 高橋 篤司

  大阪大学大学院工学研究科電気電子情報工学科専攻:大阪大学工学部電子情報工学科

• 坂主 圭史

  東京工業大学 集積システム専攻

• 畔上 謙吾

  東京工業大学工学部電気・電子工学科

• 内田 誠司

  東京工業大学大学院集積システム専攻

• 泉 知論

  立命館大学 理工学部電子情報デザイン学科

• 泉 知論

  京都大学 大学院 情報学研究科

• 篠田 享佑

  東京工業大学大学院理工学研究科集積システム専攻

• 富岡 洋一

  東京農工大学工学府電気電子工学専攻

• 高橋 篤司

  東京工業大学 大学院 集積システム専攻

• 高橋 篤司

  東京工業大学集積システム専攻

• 東 昌秋

  東京工業大学集積システム専攻

• 斉藤 誠

  東京工業大学理工学研究科集積システム専攻

• 斉藤 誠

  東京工業大学集積システム専攻

• 泉 知論

  東京工業大学工学部電気・電子工学科

• 石島 誠一郎

  東京工業大学大学院理工学研究科集積システム専攻

• 内海 哲章

  東京工業大大学院学理工学研究科集積システム専攻

• 内海 哲章

  東京工業大学大学院理工学研究科集積システム専攻

• 梶谷 洋司

  北九州市立大学国際環境工学部

• 井上 雅文

  東京工業大学大学院理工学研究科集積システム専攻

• 横丸 敏彦

  東京工業大学工学部電気・電子工学科

• 山崎 創

  東京工業大学大学院理工学研究科

• 野村 義孝

  東京工業大学大学院理工学研究科集積システム専攻

• 野村 義孝

  東京工業大学大学院

• 富岡 洋一

  東京工業大学大学院理工学研究科集積システム専攻

• 高橋 洋介

  東京工業大学大学院理工学研究科集積システム専攻

• 大戸 友博

  東京工業大学大学院理工学研究科集積システム専攻

• 安藤 健太

  大阪大学大学院工学研究科電気電子情報工学科専攻

• 野島 隆志

  エスアイアイ・イーディーエー・テクノロジ株式会社

• 中武 繁寿

  東京工業大学工学部電気・電子工学科

• Kawai S

  Research Section Of Lignin Chemistry Wood Research Institute Kyoto University:(present Address)depar

• 村田 洋

  マイクロアーク株式会社

• 藤吉 邦洋

  東京農工大学大学院 工学府 電気電子工学専攻

• 川井 秀一

  京都大学生存圏研究所

• 高橋 渡

  東京工業大学 電気・電子工学科

• 井上 雅文

  京大生存研

• 川井 秀一

  京都大学生存圏研究所生存圏開発創成研究系

• 川井 秀一

  京大木質科学研

• 井上 正文

  東京大学アジア生物資源環境研究センター

• 井上 雅文

  パナソニックファクトリーソリューションズ株式会社

• 藤吉 邦洋

  東京農工大学工学部電気電子工学科

• 児玉 親亮

  東京農工大学工学部電気電子工学科

• 藤吉 邦洋

  東京農工大学大学院工学府電気電子工学専攻

• 井上 一紀

  日立超LSIエンジニアリング(株)

• 野島 隆志

  東京工業大学集積システム

• 高島 康裕

  北九州市立大学国際環境工学研究科

• Kawai S

  Research Institute For Sustainable Humanosphere Kyoto University

• 右近 祐太

  大阪大学大学院工学研究科電気電子情報工学専攻

• 井上 雅文

  東京工業大学 大学院理工学研究科 集積システム専攻

• 野島 隆志

  東京工業大学 集積システム専攻

• 児玉 親亮

  東京農工大学大学院工学教育部:(現)東芝マイクロエレクトロニクス(株)

• 秋田 大

  大阪大学大学院生命機能研究科

• 谷口 研二

  大阪大学大学院工学研究科

• 高島 康裕

  北九州市立大学国際環境工学部情報メディア工学科

• 稲木 雅人

  広島市立大学情報科学研究科情報工学専攻

• 稲木 雅人

  東京工業大学理工学研究科集積システム専攻

• 梶谷 洋司

  北九州市立大学国際環境工学部情報メディア工学科

• 高島 康裕

  北九州市立大学 国際環境工学部

• 山崎 博之

  東京工業大学:(現)鉄道情報システム株式会社

• 山崎 博之

  東京工業大学 工学部 電気・電子工学科

• 山崎 博之

  東京工業大学理工学研究科集積システム

• 谷口 研二

  大阪大 大学院工学研究科

• 河野 祐貴

  北九州市立大学大学院国際環境工学研究科

• 橋本 浩良

  東京工業大学大学院理工学研究科集積システム専攻

• 佐々木 哲雄

  株式会社日立製作所エンタープライズサーバー事業部

• 金 麗妍

  東京工業大学 大学院 集積システム専攻

• 梶谷 洋司

  北九州市立大学

• 宇多川 勉

  東京工業大学理工学研究科集積システム

• 末廣 傑

  東京工業大学大学院理工学研究科集積システム専攻

• 井口 雅之

  東京工業大学工学部

• 古屋 正浩

  北陸先端科学技術大学院大学情報科学研究科情報システム学専攻

• 三上 直人

  東京工業大学理工学研究科集積機械システム

• 高島 康裕

  北九州市立大学国際環境工学研究科情報工学専攻

• 松村 秀敏

  東京工業大学大学院集積システム専攻

• 井口 雅之

  東京工業大学大学院理工学研究科集積システム専攻

• 依田 友幸

  東京工業大学工学部電気・電子工学科

• 三上 直人

  東京工業大学

• 西川 慎哉

  東京工業大学工学部電気電子工学科

• 木下 昌紀

  東京工業大学大学院理工学研究科集積システム専攻

• 谷口 研二

  大阪大学大学院工学研究科電気電子情報工学専攻

• 石田 勉

  東京工業大学理工学研究科集積システム専攻

• 原田 陽介

  東京工業大学大学院理工学研究科集積システム専攻

• 原田 陽介

  東北大学大学院工学研究科 化学工学専攻

• 谷口 研二

  大阪大学大学院工学研究科電気電子情報工学科専攻:大阪大学工学部電子情報工学科

• 浅中 和典

  東京工業大学大学院理工学研究科電気電子工学専攻

• 佐々木 哲雄

  日立

• 上林 英悟

  東京工業大学大学院情報理工学研究科計算工学専攻

• 佐藤 直

  東京工業大学工学部情報工学科

• 谷 修平

  東京工業大学大学院理工学研究科集積システム専攻

• 森 創司

  東京工業大学

• 大石 亮介

  株式会社富士通研究所

• 砂走 裕一

  東京工業大学工学部情報工学科

• 古屋 宏基

  東京工業大学工学部情報工学科

• 富岡 洋一

  東京農工大学 工学府 電気電子工学専攻

• 木下 昌紀

  東京工業大学 大学院理工学研究科 集積システム専攻

• 井上 一紀

  東京工業大学電気電子工学科

• 右近 祐太

  大阪大学大学院工学研究科電気電子情報工学科専攻

• 大石 亮介

  学校法人後藤学園ライフエンス総研情報科学研究部

• 森 創司

  東京工業大学大学院理工学研究科集積システム専攻

• 森下 和明

  東京工業大学 電気・電子工学科

• 上林 英悟

  東京工業大学大学院理工学研究科

• 砂走 裕一

  東京工業大学大学院理工学研究科集積システム専攻

• 守屋 暁彦

  東京工業大学大学院理工学研究科集積システム専攻

• 三林 秀樹

  東京工業大学工学部電気電子工学科

• 富岡 洋一

  東京農工大学

• 安藤 健太

  大阪大学 大学院工学研究科 電気電子情報工学科専攻

• 谷口 研二

  大阪大学大学院工学研究科電子情報エネルギー工学専攻

• 谷口 研二

  大阪大学

• 谷口 研二

  大阪大学 大学院 工学研究科

• 中武 繁寿

  北九州大学国際環境工学部設置準備室

• 倉田 芳明

  東京工業大学大学院理工学研究科集積システム専攻

• 松井 知己

  東京工業大学

• 高橋 伸嘉

  東京工業大学大学院理工学研究科集積システム専攻

• 泉 知諭

  立命館大学大学院理工学研究科

• 梶谷 洋司

  北陸先端科学技術大学院大学 情報科学研究科

• 右近 祐太

  大阪大学工学部電子情報工学科

• 右近 祐太

  大阪大学 工学部 電子情報工学科

• 篠田 亨佑

  東京工業大学大学院理工学研究科集積システム専攻

• 呉 中林

  東京工業大学大学院理工学研究科電気電子工学専攻

• 中武 繁寿

  北九州市立大学国際環境工学部情報メディア工学科

• 秋山 陽子

  東京工業大学 電気･電子工学科

• 畔上 健吾

  東京工業大学工学部電気・電子工学科

• 呉 中林

  東京工業大学 大学院 理工学研究科 集積システム専攻

• 佐々木 将央

  東京工業大学 工学部 電気・電子工学科

• 松井 知己

  東京大学 大学院情報理工学系研究科

• 片渕 啓太郎

  東京工業大学大学院情報理工学研究科

• 泉 知諭

  京都大学大学院情報学研究科

• 森下 和明

  東京工業大学電気電子工学科

• 片渕 啓太郎

  東京工業大学大学院情報理工学研究科計算工学専攻

• 佐々木 将央

  東京工業大学 電気・電子工学科

• 畔上 健吾

  東京工業大学 工学部 電気・電子工学科

• 泉 知諭

  立命館大学理工学部電子情報デザイン学科

• 小平 行秀

  会津大学 コンピュータ理工学科

• Affendi Rosdi

  東京工業大学大学院理工学研究科

• 高橋 篤司

  大阪大学 大学院 工学研究科 電気電子情報工学専攻

• 梶谷 洋司

  北陸先端科学技術大学院大学

• 横山 陽子

  株式会社東芝

• 児玉 親亮

  株式会社東芝

• 野嶋 茂樹

  株式会社東芝

• 田中 聡

  株式会社東芝

• 小平 行秀

  会津大学

もっと見る 閉じる

著作論文

• 2層BGAパッケージにおける配線混雑度低減のための詳細ビア配置手法(物理設計技術,物理設計及び一般)
• 最近傍ビア配置に基づく2層BGAパッケージ自動配線手法(配置配線,物理設計及び一般)
• プリント基板のための45度線による混雑度緩和を利用した配線手法(信号処理,LSI及び一般)
• 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 2層BGAパッケージのための詳細ビア配置手法の評価(クロック合成及び実装設計,システムオンシリコンを支える設計技術)
• 入力べクトルと回路の内部状態を考慮したピーク電力高速見積もり手法(低電力設計と回路設計技術,システムオンシリコンを支える設計技術)
• PCB配線設計のための一層複線指定長自動配線手法(システム設計と高位・論理設計,物理設計及び一般)
• 最小総変位配置実現問題のための高速位相変更手法(物理設計,物理設計及び一般)
• VISI回路の階層設計をサポートする階層化BSGフロアプラン
• 座標固定モジュールを扱うBSG構造におけるモジュール配置手法の考案
• 相似拡大モデルに基づき配線領域を確保したモジュール配置手法の提案
• 座標固定モジュールを扱うBSG構造におけるモジュール配置手法の考案
• 相似拡大モデルに基づき配線領域を確保したモジュール配置手法の提案
• 最小総変位配置実現問題における高速最適化手法(レイアウト,システムオンシリコンを支える設計技術)
• 単層プリント基板配線のための効率的な高混雑度領域特定および45度線による混雑度緩和法(回路最適化技術,システム設計及び一般)
• エラー検出回復方式における加算器の性能評価(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
• 一般同期方式における消費電力を抑えたクロック木構成のためのクラスタ分割法(クロック合成及び実装設計,システムオンシリコンを支える設計技術)
• 加算器におけるクロック周期に応じた遅延エラー率の評価(若手研究会)
• 1層複線配線問題における幹配線を生成するための壁生成法(物理設計技術,物理設計及び一般)
• A-3-9 障害物を含む1層配線領域のための領域分割によるリバー配線手法(A-3. VLSI設計技術,一般セッション)
• プリント基板のための45度線による混雑度緩和を利用した配線手法(信号処理,LSI及び一般)
• プリント基板のための45度線による混雑度緩和を利用した配線手法(信号処理,LSI及び一般)
• パス長制約付き点集合に対する矩形スタイナー木構成手法(物理設計,システム設計及び一般)
• EDAツールを用いた低コスト一般同期クロックツリー合成手法(レイアウト,システムオンシリコンを支える設計技術)
• 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• クロック木構成を考慮したクラスタ分割による高速クロックスケジューリング手法
• クロック木構成を考慮したクラスタ分割による高速クロックスケジューリング手法
• クロック木構成を考慮したクラスタ分割による高速クロックスケジューリング手法
• スケジュール可能範囲を考慮したクロック木合成手法
• 遅延変動を考慮したクロック木レイアウトの評価
• 遅延変動を考慮したクロック木レイアウトの評価
• 遅延変動を考慮したクロック木レイアウトの評価
• 最短パス木修正アルゴリズムの設計とその性能評価
• 準同期式回路におけるスケジュールクロック木の構成
• 準同期式回路におけるスケジュールクロック木の構成
• 準同期式におけるクロック配線駆動配置
• 準同期式におけるクロック配線駆動配置
• A-3-1 一般同期方式におけるクラスタ分割に基づくクロック木の性能評価(A-3.VLSI設計技術,一般セッション)
• 2層BGAパッケージにおけるメッキ引き出し線配線手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 2層BGAパッケージにおけるメッキ引き出し線配線手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• ピーク電力削減のためのクロックスケジュール手法
• ピーク電力削減のためのクロックスケジュール手法
• 3層L型チャネルの高密度配線手法
• 負閉路探索手法の性能評価
• クロック周期短縮のための挿入遅延量を抑えた回路への遅延挿入法(レイアウト,システムオンシリコンを支える設計技術)
• 障害物を含む配線領域における並走配線最長化手法(レイアウト,システムオンシリコンを支える設計技術)
• CAFE router:障害物を含む領域における連結度を考慮した複線配線手法(レイアウト,デザインガイア2008-VLSI設計の新しい大地)
• CAFE router : 障害物を含む領域における連結度を考慮した複線配線手法(レイアウト,デザインガイア2008-VLSI設計の新しい大地)
• CAFE router:障害物を含む領域における連結度を考慮した複線配線手法(レイアウト,デザインガイア2008-VLSI設計の新しい大地-)
• 障害物を含む領域における最大配線長見積りに関する考察
• A-3-4 単層プリント基板配線のための高混雑度領域特定手法(A-3.VLSI設計技術,一般セッション)
• 一般構造フロアプランの面積最小化のための疑似気圧モデルと高速アルゴリズム
• 一般構造フロアプランの面積最小化のための疑似気圧モデルと高速アルゴリズム
• 一般構造フロアプランの面積最小化のための疑似気圧モデルと高速アルゴリズム
• 一般構造フロアプランの面積最小化のための疑似気圧モデルと高速アルゴリズム
• 容量を固定した整数ビンパッキング問題のFFD法による解法
• ビンの容量を制限したキューブパッキング問題のNP完全性について
• ビンの容量を制限したキューブパッキング問題のNP完全性について
• Q-sequenceによるフロアプランの全列挙アルゴリズムと外壁隣接要求問題への応用
• Q-sequenceによるフロアプランの全列挙アルゴリズムと外壁隣接要求問題への応用
• Q-sequenceによるフロアプランの全列挙アルゴリズムと外壁隣接要求問題への応用
• 3層L型チャネル配線アルゴリズム (電子システムの設計技術と設計自動化)
• 配線可能性を保証するSequence-Pairを用いた配置手法
• 配線可能性を保証するSequence-Pairを用いた配置手法
• 配線可能性を保証するSequence-Pairを用いた配置手法
• モジュールの重なりを許さない力学的モデルによるモジュール配置手法の提案
• モジュールの重なりを許さない力学的モデルによるモジュール配置手法の提案
• A-3-4 局所方向性を持つFPGAの経由スイッチ数最小化配置アルゴリズム
• モジュールの重なりを許さない力学的モデルによるモジュール配置手法(システムLSIの設計技術と設計自動化)
• 実効クロックスキュー最小化のためのクロック木構成法
• 実効クロックスキュー最小化のためのクロック木構成法
• 実効クロックスキュー最小化のためのクロック木構成法
• CADツールを用いた一般同期向けクロック木の一合成法(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI)
• CADツールを用いた一般同期向けクロック木の一合成法(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI)
• FPGA上に実現した可変レイテンシ回路の動作検証 (VLSI設計技術)
• A-3-1 近接度に着目した入出力ピン配置アルゴリズム
• 最小カットを用いて適切な部分回路を抽出するための効率的手法
• 最小カットを用いて適切な部分回路を抽出するための効率的手法
• 最小カットを用いて適切な部分回路を抽出するための効率的手法
• 疑似気圧モデルに基づくVLSIフロアプランの局所修正
• 疑似気圧モデルに基づくVLSIフロアプランの局所修正
• マルチプロセッサの低消費電力化のためのクロックON/OFFスケジューリング
• マルチプロセッサの低消費電力化のためのクロックON/OFFスケジューリング
• 最大フロー手法を応用した論理回路モデルグラフの最小カット列挙法と回路分割手法
• 最大フロー手法を応用した論理回路モデルグラフの最小カット列挙法と回路分割手法
• マルチプロセッサの低消費電力化のためのクロックON/OFFスケジューリング
• 最大フロー手法を応用した論理回路モデルグラフの最小カット列挙法と回路分割手法
• 準同期式回路の実現に適したクロック木構成法
• 準同期式回路の実現に適したクロック木構成法
• 準同期式回路の実現に適したクロック木構成法
• リソース制約付き回路分割問題に関する一考察
• 線長の総和と最大に関する均衡平面スタイナー木
• 線長の総和と最大に関する均衡平面スタイナー木
• 準同期式回路のためのクロック配線および遅延挿入手法
• 密度推定に基づく全ネット同時配線手法 : 端点成長法
• スキュー制御クロックネットワークの構成
• 準同期式回路における遅延最適化によるクロック高速化
• クロックスキュー制御によるクロック周期の最小化
• 強パス遅延テスト可能な論理回路の解析と合成
• ゲートレベルシミュレーションによるエラー検出・回復方式回路の評価 (VLSI設計技術)
• 回路遅延を考慮した最小カット法に基づく回路分割アルゴリズム
• 回路遅延を考慮した最小カット法に基づく回路分割アルゴリズム
• 準同期式設計法を用いたプロセッサ設計
• 準同期式設計法を用いたプロセッサ設計
• 準同期式設計法を用いたプロセッサ設計
• 最小総変位配置実現問題に対し効率的な位相変更手法CRP手法の提案 (VLSI設計技術)
• 様々な準同期式回路合成法の比較
• 様々な準同期式回路合成法の比較
• 準同期式設計による乗算器の作成
• 準同期式設計による乗算器の作成
• 遅延挿入量最小化のためのクロックスケジューリングと遅延挿入手法 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (タイミング・電力を考慮した設計)
• 障害物を含む領域における連結度を考慮した配線長見積りを用いた最長配線手法 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (配線手法)
• 統計的静的遅延解析による指定良品率を達成する最大遅延見積もり手法(システム設計及び一般)
• 統計的静的遅延解析による指定良品率を達成する最大遅延見積もり手法(微細化関連技術,システム設計及び一般)
• Delay balancing by Min-Cut algorithm for reducing the area of pipelined circuits (第20回 回路とシステム軽井沢ワークショップ論文集) -- (高位合成)
• 一般同期方式におけるレジスタ再配置によるレジスタ削減手法(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
• 耐遅延変動クロックスケジュールの提案
• 耐遅延変動クロックスケジュールの提案
• 耐遅延変動クロックスケジュールの提案
• クロック木の配線長を考慮したクロックスケジュール法の改良(FPGAとその応用及び一般)
• クロック木の配線長を考慮したクロックスケジュール法の改良(FPGAとその応用及び一般)
• クロック木の配線長を考慮したクロックスケジュール法の改良(FPGAとその応用及び一般)
• クロック木の配線長を考慮したクラスタ修正によるクロックスケジュール法
• クロック木の配線長を考慮したクラスタ修正によるクロックスケジュール法
• クロック木の配線長を考慮したクラスタ修正によるクロックスケジュール法
• クロックスケジューリングを用いた消費電力波形平滑化によるLSIのピーク電力削減手法(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
• クロックスケジューリングを用いた消費電力波形平滑化によるLSIのピーク電力削減手法(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• クロックスケジューリングを用いた消費電力波形平滑化によるLSIのピーク電力削減手法(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• クロックスケジューリングを用いたLSIのピーク電力削減手法(プロセス・デバイス・回路シミュレーション及び一般)
• クロックスケジューリングを用いたLSIのピーク電力削減手法(プロセス・デバイス・回路シミュレーション及び一般)
• 遅延変動を考慮したクロック木の構築手法(組込技術とネットワークに関するワークショップETNET2006)
• 遅延変動を考慮したクロック木の構築手法(組込技術とネットワークに関するワークショップETNET2006)
• 遅延変動を考慮したクロック木の構築手法(組込技術とネットワークに関するワークショップETNET2006)
• 大域クロックを用いた一般同期回路 : 設計方法論,それらを支えるツール群,今後の展望(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 大域クロックを用いた一般同期回路 : 設計方法論,それらを支えるツール群,今後の展望(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 大域クロックを用いた一般同期回路 : 設計方法論,それらを支えるツール群,今後の展望(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 大域クロックを用いた一般同期回路 : 設計方法論,それらを支えるツール群,今後の展望(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 一般同期方式におけるレジスタ再配置によるレジスタ削減手法(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• 一般同期方式におけるレジスタ再配置によるレジスタ削減手法(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• クラスタ分割を用いたスケジューリング法の効率化(システムオンシリコン設計技術並びにこれを活用したVLSI)
• クラスタ分割を用いたスケジューリング法の効率化(システムオンシリコン設計技術並びにこれを活用したVLSI)
• レジスタの再配置による準同期式回路のクロック周期最小化手法 (レイアウトアルゴリズム)
• 準同期方式におけるリタイミングを用いた回路修正手法(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI)
• 準同期方式におけるリタイミングを用いた回路修正手法(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI)
• FPGA上に実現した可変レイテンシ回路の動作検証(論理設計2,システムオンシリコンを支える設計技術)
• 最小総変位配置実現問題に対し効率的な位相変更手法CRP手法の提案(物理設計,システムオンシリコンを支える設計技術)
• ゲートレベルシミュレーションによるエラー検出・回復方式回路の評価(論理設計2,システムオンシリコンを支える設計技術)
• BGAパッケージにおける最大密度を低減する順行配線修正法の提案(FPGAとその応用及び一般)
• BGAパッケージにおける最大密度を低減する順行配線修正法の提案
• BGAパッケージにおける最大密度を低減する順行配線修正法の提案
• BGAパッケージにおける最大密度を低減する順行配線修正法の提案(FPGAとその応用及び一般)
• BGAパッケージにおける最大密度を低減する順行配線修正法の提案(FPGAとその応用及び一般)
• BGAパッケージにおける最大密度を低減する順行配線修正法の提案(FPGAとその応用及び一般)
• 同期回路設計環境を用いた準同期クロック木構成手法
• 同期回路設計環境を用いた準同期クロック木構成手法
• 準同期式回路の最小クロック周期を求めるアルゴリズムの高速化
• 準同期式回路の最小クロック周期を求めるアルゴリズムの高速化
• 準同期式回路の高速化のための修正コストを考慮したクロックスケジューリング
• 準同期式回路の高速化のための修正コストを考慮したクロックスケジューリング
• 準同期式回路の高速化のための修正コストを考慮したクロックスケジューリング
• A-3-20 準ニュートン法を用いた自由角度配線のための逐次改善手法(A-3.VLSI設計技術,一般セッション)
• 準同期方式を用いたLSIのピーク消費電力の削減(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 準同期方式を用いたLSIのピーク消費電力の削減(システムオンシリコン設計技術並びにこれを活用したVLSI)
• マルチクロックサイクルパスを含む準同期式回路ための最小クロック周期計算アルゴリズム(システムLSI設計及び一般)
• 低消費電力を目指したクロック木の構成法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 低消費電力を目指したクロック木の構成法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 低温域におけるMoveの制限によるSimulated Annealing法を用いたパッキングの高速化(VLSIの設計/検証/テスト及び一般配置配線)
• 低温域におけるMoveの制限によるSimulated Annealing法を用いたパッキングの高速化(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 低温域におけるMoveの制限によるSimulated Annealing法を用いたパッキングの高速化(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 低温域におけるMoveの制限によるSimulated Annealing法を用いたパッキングの高速化(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 低温域における Move の制限による Simulated Annealing 法を用いたパッキングの高速化
• Moveの制限によるシミュレイティッド・アニーリング法を用いたパッキングの高速化
• Moveの制限によるシミュレイティッド・アニーリング法を用いたパッキングの高速化
• Moveの制限によるシミュレイティッド・アニーリング法を用いたパッキングの高速化
• A-3-3 単層プリント基板配線のための各ネットの配線長達成性を考慮した等長配線手法(A-3.VLSI設計技術,一般セッション)
• 一般同期方式における最適2クラスタ分割手法
• FPGA上に実現した可変レイテンシ回路の性能評価(再構成回路,システムオンシリコンを支える設計技術)
• 準ニュートン法を用いた自由角度配線手法 (物理設計)
• 動的遅延分布の高速な見積もり手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
• 動的遅延分布の高速な見積もり手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
• 動的遅延分布の高速な見積もり手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
• 動的遅延分布の高速な見積もり手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
• エラー検出回復方式を用いた可変レイテンシ回路のための高速な性能見積もり手法(低電力化・高信頼化,組込み技術とネットワークに関するワークショップETNET2013)
• 単層プリント基板のための各ネットの目標配線長達成性を考慮した配線手法(配線設計,システムオンシリコンを支える設計技術)
• A-3-6 指定長幹配線間題において配線長を調整する領域に関する一考察(A-3.VLSI設計技術)
• 半正定値緩和法を用いた LELECUT トリプルパターニングのためのレイアウト分割手法
• エラー検出回復方式を用いた可変レイテンシ回路のための高速な性能見積もり手法(低電力化・高信頼化,組込み技術とネットワークに関するワークショップETNET2013)

もっと見る 閉じる

スポンサーリンク