大域クロックを用いた一般同期回路 : 設計方法論,それらを支えるツール群,今後の展望(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)

スポンサーリンク

概要

論文の詳細を見る
現在,デジタル回路の多くは大域的クロックを用い同期をとる同期回路として実現されているが,回路の微細化,高速化にともないクロック回路設計の困難さが増大しており,大域的クロックを用いる方式の限界も言われている.しかし,現在の同期方式は信号回路設計とクロック回路設計の分離を容易にするため,すべての信号間の同期を同時にとる完全同期方式が追求されている.そのため,大域的クロックを用いる方式でもより一般的な同期方式を採用することで,従来の完全同期方式よりも高性能な回路が実現できることが期待される.しかし,設計空間が爆発的に増大するため効率的な設計方法論を確立しなければならない.本稿では,一般同期方式の原理を示し,現在までに開発された一般同期方式設計のためのツールや現在検討中の設計方法論を紹介するとともに,将来の同期回路について考える.
2006-10-20

著者

高橋篤司
東京工業大学

関連論文

もっと見る

スポンサーリンク