障害物を含む配線領域における並走配線最長化手法(レイアウト,システムオンシリコンを支える設計技術)
スポンサーリンク
概要
- 論文の詳細を見る
近年,VLSIシステムの高速化にともない,PCBの配線設計において,信号遅延やシグナルインテグリティに配慮することが求められている.本稿では,PCB上での差動ペア信号等を含む信号遅延やシグナルインテグリティに配慮した配線手法の開発を目的に,指定長が与えられた差動ペア信号に割り当てるための配線領域を適切に評価する手法として,障害物を含む配線領域における2配線の完全並走配線の最長化を提案する.また,実験により提案手法の有効性を確認した.
- 社団法人電子情報通信学会の論文
- 2009-03-04
著者
-
小平 行秀
東京工業大学大学院理工学研究科集積システム専攻
-
高橋 篤司
東京工業大学大学院理工学研究科集積システム専攻
-
高橋 篤司
東京工業大学理工学研究科集積システム
-
小平 行秀
会津大学コンピュータ理工学部
-
高橋 篤司
東京工業大学
-
末廣 傑
東京工業大学大学院理工学研究科集積システム専攻
関連論文
- 2層BGAパッケージにおける配線混雑度低減のための詳細ビア配置手法(物理設計技術,物理設計及び一般)
- 最近傍ビア配置に基づく2層BGAパッケージ自動配線手法(配置配線,物理設計及び一般)
- プリント基板のための45度線による混雑度緩和を利用した配線手法(信号処理,LSI及び一般)
- 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 2層BGAパッケージのための詳細ビア配置手法の評価(クロック合成及び実装設計,システムオンシリコンを支える設計技術)
- 入力べクトルと回路の内部状態を考慮したピーク電力高速見積もり手法(低電力設計と回路設計技術,システムオンシリコンを支える設計技術)
- PCB配線設計のための一層複線指定長自動配線手法(システム設計と高位・論理設計,物理設計及び一般)
- 最小総変位配置実現問題のための高速位相変更手法(物理設計,物理設計及び一般)
- VISI回路の階層設計をサポートする階層化BSGフロアプラン