一般同期方式におけるレジスタ再配置によるレジスタ削減手法(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
スポンサーリンク
概要
- 論文の詳細を見る
クロックを各レジスタに任意のタイミングで入力できるという仮定の下で,回路の動作や構造を変更せず,レジスタの挿入位置のみを変更するレジスタ再配置を利用することで,回路が動作可能な最小クロック周期は減少することがある.しかし,その最小クロック周期が減少する場合,回路内のレジスタ数が増加する傾向にある.そこで,本稿では目標のクロック周期を達成しつつ,回路内のレジスタ数を減少させるレジスタ再配置手法を提案する.実験では,提案手法は多くの回路で実用的な時間内にレジスタ数を削減できることを示す.
- 社団法人電子情報通信学会の論文
- 2006-11-22
著者
-
小平 行秀
東京工業大学大学院理工学研究科集積システム専攻
-
高橋 篤司
東京工業大学大学院理工学研究科集積システム専攻
-
高橋 篤司
東京工業大学理工学研究科集積システム
-
小平 行秀
会津大学コンピュータ理工学部
-
高橋 篤司
東京工業大学
関連論文
- 2層BGAパッケージにおける配線混雑度低減のための詳細ビア配置手法(物理設計技術,物理設計及び一般)
- 最近傍ビア配置に基づく2層BGAパッケージ自動配線手法(配置配線,物理設計及び一般)
- プリント基板のための45度線による混雑度緩和を利用した配線手法(信号処理,LSI及び一般)
- 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 2層BGAパッケージのための詳細ビア配置手法の評価(クロック合成及び実装設計,システムオンシリコンを支える設計技術)
- 入力べクトルと回路の内部状態を考慮したピーク電力高速見積もり手法(低電力設計と回路設計技術,システムオンシリコンを支える設計技術)
- PCB配線設計のための一層複線指定長自動配線手法(システム設計と高位・論理設計,物理設計及び一般)
- 最小総変位配置実現問題のための高速位相変更手法(物理設計,物理設計及び一般)
- VISI回路の階層設計をサポートする階層化BSGフロアプラン
- 相似拡大モデルに基づき配線領域を確保したモジュール配置手法の提案
- 最小総変位配置実現問題における高速最適化手法(レイアウト,システムオンシリコンを支える設計技術)
- 単層プリント基板配線のための効率的な高混雑度領域特定および45度線による混雑度緩和法(回路最適化技術,システム設計及び一般)
- エラー検出回復方式における加算器の性能評価(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
- 一般同期方式における消費電力を抑えたクロック木構成のためのクラスタ分割法(クロック合成及び実装設計,システムオンシリコンを支える設計技術)
- 1層複線配線問題における幹配線を生成するための壁生成法(物理設計技術,物理設計及び一般)
- A-3-9 障害物を含む1層配線領域のための領域分割によるリバー配線手法(A-3. VLSI設計技術,一般セッション)
- プリント基板のための45度線による混雑度緩和を利用した配線手法(信号処理,LSI及び一般)
- プリント基板のための45度線による混雑度緩和を利用した配線手法(信号処理,LSI及び一般)
- パス長制約付き点集合に対する矩形スタイナー木構成手法(物理設計,システム設計及び一般)
- EDAツールを用いた低コスト一般同期クロックツリー合成手法(レイアウト,システムオンシリコンを支える設計技術)
- 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- クロック木構成を考慮したクラスタ分割による高速クロックスケジューリング手法
- クロック木構成を考慮したクラスタ分割による高速クロックスケジューリング手法
- クロック木構成を考慮したクラスタ分割による高速クロックスケジューリング手法
- スケジュール可能範囲を考慮したクロック木合成手法
- 遅延変動を考慮したクロック木レイアウトの評価
- 遅延変動を考慮したクロック木レイアウトの評価
- 遅延変動を考慮したクロック木レイアウトの評価
- 最短パス木修正アルゴリズムの設計とその性能評価
- 準同期式回路におけるスケジュールクロック木の構成
- 準同期式回路におけるスケジュールクロック木の構成
- 準同期式におけるクロック配線駆動配置
- 準同期式におけるクロック配線駆動配置
- A-3-1 一般同期方式におけるクラスタ分割に基づくクロック木の性能評価(A-3.VLSI設計技術,一般セッション)
- 2層BGAパッケージにおけるメッキ引き出し線配線手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 2層BGAパッケージにおけるメッキ引き出し線配線手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ピーク電力削減のためのクロックスケジュール手法
- ピーク電力削減のためのクロックスケジュール手法
- 3層L型チャネルの高密度配線手法
- 負閉路探索手法の性能評価
- クロック周期短縮のための挿入遅延量を抑えた回路への遅延挿入法(レイアウト,システムオンシリコンを支える設計技術)
- 障害物を含む配線領域における並走配線最長化手法(レイアウト,システムオンシリコンを支える設計技術)
- CAFE router:障害物を含む領域における連結度を考慮した複線配線手法(レイアウト,デザインガイア2008-VLSI設計の新しい大地)
- CAFE router : 障害物を含む領域における連結度を考慮した複線配線手法(レイアウト,デザインガイア2008-VLSI設計の新しい大地)
- CAFE router:障害物を含む領域における連結度を考慮した複線配線手法(レイアウト,デザインガイア2008-VLSI設計の新しい大地-)
- 障害物を含む領域における最大配線長見積りに関する考察
- A-3-4 単層プリント基板配線のための高混雑度領域特定手法(A-3.VLSI設計技術,一般セッション)
- 一般構造フロアプランの面積最小化のための疑似気圧モデルと高速アルゴリズム
- 一般構造フロアプランの面積最小化のための疑似気圧モデルと高速アルゴリズム
- 一般構造フロアプランの面積最小化のための疑似気圧モデルと高速アルゴリズム
- 一般構造フロアプランの面積最小化のための疑似気圧モデルと高速アルゴリズム
- 容量を固定した整数ビンパッキング問題のFFD法による解法
- ビンの容量を制限したキューブパッキング問題のNP完全性について
- ビンの容量を制限したキューブパッキング問題のNP完全性について
- Q-sequenceによるフロアプランの全列挙アルゴリズムと外壁隣接要求問題への応用
- Q-sequenceによるフロアプランの全列挙アルゴリズムと外壁隣接要求問題への応用
- Q-sequenceによるフロアプランの全列挙アルゴリズムと外壁隣接要求問題への応用
- 3層L型チャネル配線アルゴリズム (電子システムの設計技術と設計自動化)
- VLSI設計自動化の現状と将来展望(プロセス・デバイス・回路シミュレーション及び一般)
- 配線可能性を保証するSequence-Pairを用いた配置手法
- 配線可能性を保証するSequence-Pairを用いた配置手法
- 配線可能性を保証するSequence-Pairを用いた配置手法
- モジュールの重なりを許さない力学的モデルによるモジュール配置手法の提案
- モジュールの重なりを許さない力学的モデルによるモジュール配置手法の提案
- A-3-4 局所方向性を持つFPGAの経由スイッチ数最小化配置アルゴリズム
- モジュールの重なりを許さない力学的モデルによるモジュール配置手法(システムLSIの設計技術と設計自動化)
- 実効クロックスキュー最小化のためのクロック木構成法
- 実効クロックスキュー最小化のためのクロック木構成法
- 実効クロックスキュー最小化のためのクロック木構成法
- CADツールを用いた一般同期向けクロック木の一合成法(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI)
- CADツールを用いた一般同期向けクロック木の一合成法(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI)
- A-3-1 近接度に着目した入出力ピン配置アルゴリズム
- 最小カットを用いて適切な部分回路を抽出するための効率的手法
- 最小カットを用いて適切な部分回路を抽出するための効率的手法
- 最小カットを用いて適切な部分回路を抽出するための効率的手法
- 最大フロー手法を応用した論理回路モデルグラフの最小カット列挙法と回路分割手法
- 最大フロー手法を応用した論理回路モデルグラフの最小カット列挙法と回路分割手法
- 回路遅延を考慮した最小カット法に基づく回路分割アルゴリズム
- 回路遅延を考慮した最小カット法に基づく回路分割アルゴリズム
- 準同期式設計法を用いたプロセッサ設計
- 準同期式設計法を用いたプロセッサ設計
- 準同期式設計法を用いたプロセッサ設計
- 遅延挿入量最小化のためのクロックスケジューリングと遅延挿入手法 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (タイミング・電力を考慮した設計)
- 障害物を含む領域における連結度を考慮した配線長見積りを用いた最長配線手法 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (配線手法)
- 統計的静的遅延解析による指定良品率を達成する最大遅延見積もり手法(システム設計及び一般)
- 統計的静的遅延解析による指定良品率を達成する最大遅延見積もり手法(微細化関連技術,システム設計及び一般)
- 一般同期方式におけるレジスタ再配置によるレジスタ削減手法(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 耐遅延変動クロックスケジュールの提案
- 耐遅延変動クロックスケジュールの提案
- 耐遅延変動クロックスケジュールの提案
- クロック木の配線長を考慮したクロックスケジュール法の改良(FPGAとその応用及び一般)
- クロック木の配線長を考慮したクロックスケジュール法の改良(FPGAとその応用及び一般)
- 一般同期方式におけるレジスタ再配置によるレジスタ削減手法(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 一般同期方式におけるレジスタ再配置によるレジスタ削減手法(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- クラスタ分割を用いたスケジューリング法の効率化(システムオンシリコン設計技術並びにこれを活用したVLSI)
- クラスタ分割を用いたスケジューリング法の効率化(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 準同期方式におけるリタイミングを用いた回路修正手法(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI)
- 準同期方式におけるリタイミングを用いた回路修正手法(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI)