小平 行秀 | 東京工業大学大学院理工学研究科集積システム専攻
スポンサーリンク
概要
関連著者
-
小平 行秀
東京工業大学大学院理工学研究科集積システム専攻
-
高橋 篤司
東京工業大学大学院理工学研究科集積システム専攻
-
小平 行秀
会津大学コンピュータ理工学部
-
高橋 篤司
東京工業大学
-
高橋 篤司
東京工業大学理工学研究科集積システム
-
藤吉 邦洋
東京農工大学大学院 工学府 電気電子工学専攻
-
藤吉 邦洋
東京農工大学工学部電気電子工学科
-
児玉 親亮
東京農工大学工学部電気電子工学科
-
藤吉 邦洋
東京農工大学大学院工学府電気電子工学専攻
-
児玉 親亮
東京農工大学大学院工学教育部:(現)東芝マイクロエレクトロニクス(株)
-
橋本 浩良
東京工業大学大学院理工学研究科集積システム専攻
-
石田 勉
東京工業大学理工学研究科集積システム専攻
-
原田 陽介
東京工業大学大学院理工学研究科集積システム専攻
-
原田 陽介
東北大学大学院工学研究科 化学工学専攻
-
上林 英悟
東京工業大学大学院情報理工学研究科計算工学専攻
-
末廣 傑
東京工業大学大学院理工学研究科集積システム専攻
-
砂走 裕一
東京工業大学工学部情報工学科
-
古屋 宏基
東京工業大学工学部情報工学科
-
上林 英悟
東京工業大学大学院理工学研究科
-
砂走 裕一
東京工業大学大学院理工学研究科集積システム専攻
-
富岡 洋一
東京工業大学大学院理工学研究科集積システム専攻
-
倉田 芳明
東京工業大学大学院理工学研究科集積システム専攻
-
富岡 洋一
東京農工大学工学府電気電子工学専攻
-
谷 修平
東京工業大学大学院理工学研究科集積システム専攻
著作論文
- 最近傍ビア配置に基づく2層BGAパッケージ自動配線手法(配置配線,物理設計及び一般)
- 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- EDAツールを用いた低コスト一般同期クロックツリー合成手法(レイアウト,システムオンシリコンを支える設計技術)
- 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 最短パス木修正アルゴリズムの設計とその性能評価
- 負閉路探索手法の性能評価
- クロック周期短縮のための挿入遅延量を抑えた回路への遅延挿入法(レイアウト,システムオンシリコンを支える設計技術)
- 障害物を含む配線領域における並走配線最長化手法(レイアウト,システムオンシリコンを支える設計技術)
- CAFE router:障害物を含む領域における連結度を考慮した複線配線手法(レイアウト,デザインガイア2008-VLSI設計の新しい大地)
- CAFE router : 障害物を含む領域における連結度を考慮した複線配線手法(レイアウト,デザインガイア2008-VLSI設計の新しい大地)
- CAFE router:障害物を含む領域における連結度を考慮した複線配線手法(レイアウト,デザインガイア2008-VLSI設計の新しい大地-)
- 障害物を含む領域における最大配線長見積りに関する考察
- CADツールを用いた一般同期向けクロック木の一合成法(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI)
- CADツールを用いた一般同期向けクロック木の一合成法(メモリ/クロック,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 統計的静的遅延解析による指定良品率を達成する最大遅延見積もり手法(システム設計及び一般)
- 統計的静的遅延解析による指定良品率を達成する最大遅延見積もり手法(微細化関連技術,システム設計及び一般)
- 一般同期方式におけるレジスタ再配置によるレジスタ削減手法(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 一般同期方式におけるレジスタ再配置によるレジスタ削減手法(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 一般同期方式におけるレジスタ再配置によるレジスタ削減手法(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- クラスタ分割を用いたスケジューリング法の効率化(システムオンシリコン設計技術並びにこれを活用したVLSI)
- クラスタ分割を用いたスケジューリング法の効率化(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 準同期方式におけるリタイミングを用いた回路修正手法(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI)
- 準同期方式におけるリタイミングを用いた回路修正手法(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI)