児玉 親亮 | 東京農工大学大学院工学教育部:(現)東芝マイクロエレクトロニクス(株)

スポンサーリンク

概要

• 同名の論文著者
• 東京農工大学大学院工学教育部:(現)東芝マイクロエレクトロニクス(株)の論文著者

関連著者

• 藤吉 邦洋

  東京農工大学大学院 工学府 電気電子工学専攻

• 児玉 親亮

  東京農工大学工学部電気電子工学科

• 児玉 親亮

  東京農工大学大学院工学教育部:(現)東芝マイクロエレクトロニクス(株)

• 藤吉 邦洋

  東京農工大学工学部電気電子工学科

• 藤吉 邦洋

  東京農工大学大学院工学府電気電子工学専攻

• 山田 敏規

  埼玉大学大学院理工学研究科数理電子情報部門

• 太田 秀典

  東京農工大学大学院工学教育部電気電子工学専攻

• 山田 敏規

  埼玉大学工学部情報システム工学科

• 池田 顕

  東京農工大学工学部電気電子工学科

• 中込 明広

  東京農工大学工学部電気電子工学科

• 山田 敏規

  埼玉大

• 池田 顕

  東京農工大学 工学部 電気電子工学科

• 中込 明広

  東京農工大学 工学部 電気電子工学科

• 太田 秀典

  東京農工大学

• 太田 秀典

  東京農工大 工学教育

• 太田 秀典

  東京農工大 大学院

• 山田 敏規

  埼玉大学大学院理工学研究科数理電子情報系部門

• 小平 行秀

  東京工業大学大学院理工学研究科集積システム専攻

• 高橋 篤司

  東京工業大学大学院理工学研究科集積システム専攻

• 甲田 真一

  東京農工大学工学部電気電子工学科

• 小平 行秀

  会津大学コンピュータ理工学部

• 高橋 篤司

  東京工業大学

• 清田 紘司

  東京農工大学工学教育部電子情報工学専攻

• 清田 紘司

  東京農工大学工学部電気電子工学科

• 高橋 渉吾

  東京農工大学工学部電気電子工学科

もっと見る 閉じる

著作論文

• 対称配置可能な相対位置関係について(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 空部屋数が極小な方形分割に対応するSequence-Pair(コンピュータ構成要素)
• アナログIC設計における対称配置制約を考慮した配置手法(研究速報)
• 3次元集積回路のためのフロアプラン探索(VLSIの設計/検証/テスト及び一般(デザインガイア))
• A-1-28 矩形面で分割された3Dフロアプランの表現法 : O-Sequence(A-1.回路とシステム,基礎・境界)
• Selected Sequence-Pairのための効率的な隣接解生成手法(情報数学)
• 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• Selected Sequence-Pairを用いたレクトリニア多角形パッキングの高速化(VLSIの設計/検証/テスト及び一般配置配線)
• Selected Sequence-Pairを用いたレクトリニア多角形パッキングの高速化(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 対称配置可能な相対位置関係について(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 対称配置可能な相対位置関係について(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 3次元集積回路のためのフロアプラン探索(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 3次元集積回路のためのフロアプラン探索(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 3次元集積回路のためのフロアプラン探索(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• Selected Sequence-Pairを用いたレクトリニア多角形パッキングの高速化(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• Selected Sequence-Pairを用いたレクトリニア多角形パッキングの高速化(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• Selected Sequence-Pair を用いたレクトリニア多角形パッキングの高速化
• Sequence-pair表現を利用した服飾用自動マーキングシステム
• Selected Sequence-Pairのための効率的な隣接解生成手法
• Selected Sequence-Pairのための効率的な隣接解生成手法

もっと見る 閉じる

スポンサーリンク