耐遅延変動クロックスケジュールの提案
スポンサーリンク
概要
- 論文の詳細を見る
準同期回路では各レジスタへのクロック供給タイミングが違うことから遅延変動の影響を受けやすいものと考えられるため, 遅延変動の影響を考慮した設計方法が必要とされる.そこで, クロック供給パス, レジスタ間データパスの信号遅延はゲート遅延と配線遅延の線形和であるとし, ゲート遅延, 配線遅延の変動係数はチップ内の各パスで等しいが, 様々な要因によりある程度の相関関係を持って変動すると仮定する.本論文ではこの仮定に基づいた準同期回路の動作条件でのクロックスケジューリング手法を提案する.
- 社団法人電子情報通信学会の論文
- 2001-11-23
著者
関連論文
- 2層BGAパッケージにおける配線混雑度低減のための詳細ビア配置手法(物理設計技術,物理設計及び一般)
- 最近傍ビア配置に基づく2層BGAパッケージ自動配線手法(配置配線,物理設計及び一般)
- プリント基板のための45度線による混雑度緩和を利用した配線手法(信号処理,LSI及び一般)
- 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 2層BGAパッケージのための詳細ビア配置手法の評価(クロック合成及び実装設計,システムオンシリコンを支える設計技術)
- 入力べクトルと回路の内部状態を考慮したピーク電力高速見積もり手法(低電力設計と回路設計技術,システムオンシリコンを支える設計技術)
- PCB配線設計のための一層複線指定長自動配線手法(システム設計と高位・論理設計,物理設計及び一般)
- 最小総変位配置実現問題のための高速位相変更手法(物理設計,物理設計及び一般)
- VISI回路の階層設計をサポートする階層化BSGフロアプラン