A-3-20 準ニュートン法を用いた自由角度配線のための逐次改善手法(A-3.VLSI設計技術,一般セッション)
スポンサーリンク
概要
- 論文の詳細を見る
- 2011-08-30
著者
-
高橋 篤司
大阪大学大学院工学研究科電気電子情報工学専攻
-
高橋 篤司
東京工業大学大学院理工学研究科集積システム専攻
-
高橋 篤司
東京工業大学理工学研究科集積システム
-
小平 行秀
会津大学コンピュータ理工学部
-
高橋 篤司
東京工業大学
-
TAKAHASHI Atsushi
Graduate School of Science and Technology, Tokyo Institute of Technology
-
小平 行秀
会津大学コンピュータ理工学科
関連論文
- 2層BGAパッケージにおける配線混雑度低減のための詳細ビア配置手法(物理設計技術,物理設計及び一般)
- 最近傍ビア配置に基づく2層BGAパッケージ自動配線手法(配置配線,物理設計及び一般)
- プリント基板のための45度線による混雑度緩和を利用した配線手法(信号処理,LSI及び一般)
- 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 2層BGAパッケージのための詳細ビア配置手法の評価(クロック合成及び実装設計,システムオンシリコンを支える設計技術)
- 入力べクトルと回路の内部状態を考慮したピーク電力高速見積もり手法(低電力設計と回路設計技術,システムオンシリコンを支える設計技術)
- PCB配線設計のための一層複線指定長自動配線手法(システム設計と高位・論理設計,物理設計及び一般)
- 最小総変位配置実現問題のための高速位相変更手法(物理設計,物理設計及び一般)
- VISI回路の階層設計をサポートする階層化BSGフロアプラン
- 相似拡大モデルに基づき配線領域を確保したモジュール配置手法の提案
- 最小総変位配置実現問題における高速最適化手法(レイアウト,システムオンシリコンを支える設計技術)
- 単層プリント基板配線のための効率的な高混雑度領域特定および45度線による混雑度緩和法(回路最適化技術,システム設計及び一般)
- エラー検出回復方式における加算器の性能評価(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
- 一般同期方式における消費電力を抑えたクロック木構成のためのクラスタ分割法(クロック合成及び実装設計,システムオンシリコンを支える設計技術)
- 加算器におけるクロック周期に応じた遅延エラー率の評価(若手研究会)
- 1層複線配線問題における幹配線を生成するための壁生成法(物理設計技術,物理設計及び一般)
- A-3-9 障害物を含む1層配線領域のための領域分割によるリバー配線手法(A-3. VLSI設計技術,一般セッション)
- プリント基板のための45度線による混雑度緩和を利用した配線手法(信号処理,LSI及び一般)
- プリント基板のための45度線による混雑度緩和を利用した配線手法(信号処理,LSI及び一般)
- パス長制約付き点集合に対する矩形スタイナー木構成手法(物理設計,システム設計及び一般)
- EDAツールを用いた低コスト一般同期クロックツリー合成手法(レイアウト,システムオンシリコンを支える設計技術)
- 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- クロック木構成を考慮したクラスタ分割による高速クロックスケジューリング手法
- クロック木構成を考慮したクラスタ分割による高速クロックスケジューリング手法
- クロック木構成を考慮したクラスタ分割による高速クロックスケジューリング手法
- スケジュール可能範囲を考慮したクロック木合成手法
- 遅延変動を考慮したクロック木レイアウトの評価
- 遅延変動を考慮したクロック木レイアウトの評価
- 遅延変動を考慮したクロック木レイアウトの評価
- 最短パス木修正アルゴリズムの設計とその性能評価
- 準同期式回路におけるスケジュールクロック木の構成
- 準同期式回路におけるスケジュールクロック木の構成
- 準同期式におけるクロック配線駆動配置
- 準同期式におけるクロック配線駆動配置
- A-3-1 一般同期方式におけるクラスタ分割に基づくクロック木の性能評価(A-3.VLSI設計技術,一般セッション)
- 2層BGAパッケージにおけるメッキ引き出し線配線手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 2層BGAパッケージにおけるメッキ引き出し線配線手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ピーク電力削減のためのクロックスケジュール手法
- ピーク電力削減のためのクロックスケジュール手法
- 3層L型チャネルの高密度配線手法
- 3層L型チャネルの高密度配線手法
- 負閉路探索手法の性能評価
- クロック周期短縮のための挿入遅延量を抑えた回路への遅延挿入法(レイアウト,システムオンシリコンを支える設計技術)
- 障害物を含む配線領域における並走配線最長化手法(レイアウト,システムオンシリコンを支える設計技術)
- CAFE router:障害物を含む領域における連結度を考慮した複線配線手法(レイアウト,デザインガイア2008-VLSI設計の新しい大地)
- CAFE router : 障害物を含む領域における連結度を考慮した複線配線手法(レイアウト,デザインガイア2008-VLSI設計の新しい大地)
- CAFE router:障害物を含む領域における連結度を考慮した複線配線手法(レイアウト,デザインガイア2008-VLSI設計の新しい大地-)
- 障害物を含む領域における最大配線長見積りに関する考察
- A-3-4 単層プリント基板配線のための高混雑度領域特定手法(A-3.VLSI設計技術,一般セッション)
- 一般構造フロアプランの面積最小化のための疑似気圧モデルと高速アルゴリズム
- 一般構造フロアプランの面積最小化のための疑似気圧モデルと高速アルゴリズム
- 一般構造フロアプランの面積最小化のための疑似気圧モデルと高速アルゴリズム
- 一般構造フロアプランの面積最小化のための疑似気圧モデルと高速アルゴリズム
- 容量を固定した整数ビンパッキング問題のFFD法による解法
- ビンの容量を制限したキューブパッキング問題のNP完全性について
- VLSI設計自動化の現状と将来展望(プロセス・デバイス・回路シミュレーション及び一般)
- FPGA上に実現した可変レイテンシ回路の動作検証(論理設計2,システムオンシリコンを支える設計技術)
- 最小総変位配置実現問題に対し効率的な位相変更手法CRP手法の提案(物理設計,システムオンシリコンを支える設計技術)
- ゲートレベルシミュレーションによるエラー検出・回復方式回路の評価(論理設計2,システムオンシリコンを支える設計技術)
- A-3-20 準ニュートン法を用いた自由角度配線のための逐次改善手法(A-3.VLSI設計技術,一般セッション)
- エラー検出回復方式における様々な加算器の性能評価(システムと信号処理及び一般)
- エラー検出回復方式における様々な加算器の性能評価(システムと信号処理及び一般)
- エラー検出回復方式における様々な加算器の性能評価(システムと信号処理及び一般)
- エラー検出回復方式における様々な加算器の性能評価(システムと信号処理及び一般)
- 集合対間配線問題に関する一考察(配置配線,物理設計及び一般)
- An Improved Simulated Annealing for 3D Packing with Sequence Triple and Quintuple Representations (ディペンダブルコンピューティング)
- An Improved Simulated Annealing for 3D Packing with Sequence Triple and Quintuple Representations
- PCB一層配線における集合対間配線のフローを用いた配線長差削減アルゴリズム(実装技術と低消費電力化,デザインガイア2011-VLSI設計の新しい大地-)
- PCB一層配線における集合対間配線のフローを用いた配線長差削減アルゴリズム(実装技術と低消費電力化,デザインガイア2011-VLSI設計の新しい大地-)
- A-3-3 単層プリント基板配線のための各ネットの配線長達成性を考慮した等長配線手法(A-3.VLSI設計技術,一般セッション)
- 一般同期方式における最適2クラスタ分割手法
- 遅延ばらつき適応回路 : 遅延ばらつき状況下の高性能回路
- 動的遅延分布の高速な見積もり手法 (画像工学)
- 動的遅延分布の高速な見積もり手法 (集積回路)
- 動的遅延分布の高速な見積もり手法 (信号処理)
- 動的遅延分布の高速な見積もり手法 (VLSI設計技術)
- PCB一層配線における集合対間配線のフローを用いた配線長差削減アルゴリズム
- FPGA上に実現した可変レイテンシ回路の性能評価(再構成回路,システムオンシリコンを支える設計技術)
- FOREWORD
- 準ニュートン法を用いた自由角度配線手法 (物理設計)
- An Improved Simulated Annealing for 3D Packing with Sequence Triple and Quintuple Representations
- An Improved Simulated Annealing for 3D Packing with Sequence Triple and Quintuple Representations
- PCB一層配線における集合対間配線のフローを用いた配線長差削減アルゴリズム
- A New Variation of Adaptive Simulated Annealing for 2D/3D Packing Optimization
- 動的遅延分布の高速な見積もり手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 動的遅延分布の高速な見積もり手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 動的遅延分布の高速な見積もり手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 動的遅延分布の高速な見積もり手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- A New Variation of Adaptive Simulated Annealing for 2D/3D Packing Optimization
- エラー検出回復方式を用いた可変レイテンシ回路のための高速な性能見積もり手法(低電力化・高信頼化,組込み技術とネットワークに関するワークショップETNET2013)
- 単層プリント基板のための各ネットの目標配線長達成性を考慮した配線手法(配線設計,システムオンシリコンを支える設計技術)
- A-3-6 指定長幹配線間題において配線長を調整する領域に関する一考察(A-3.VLSI設計技術)
- 半正定値緩和法を用いた LELECUT トリプルパターニングのためのレイアウト分割手法
- 側壁ダブルパターニングのための修正2色グリッド配線法 (VLSI設計技術)
- ダブルパターニングにおけるリソグラフィECOのためのパターン局所修正法 (VLSI設計技術)
- エラー検出回復方式を用いた可変レイテンシ回路のための高速な性能見積もり手法(低電力化・高信頼化,組込み技術とネットワークに関するワークショップETNET2013)
- 集合対間配線に対する配線長差削減アルゴリズムの改良 (VLSI設計技術)
- FPGA上に実現した可変レイテンシ回路の性能評価