ゲートレベルシミュレーションによるエラー検出・回復方式回路の評価(論理設計2,システムオンシリコンを支える設計技術)
スポンサーリンク
概要
- 論文の詳細を見る
通常の同期式回路設計では,回路内で遅延エラーの発生を許容しないため,フリップフロップ間の信号伝搬遅延の最大値(最大遅延)がクロック周期の下限となる.このため,正常な回路処理を保証するために,クロック周期を最大遅延以上に設定する.一方,エラー検出回復方式では,正常な回路処理はエラー検出回復機構により保証するため,回路処理を投機的に実行出来る.このとき,遅延エラーの発生は許容され,クロック周期を最大遅延未満に設定することが可能となる.回路の速度性能は,クロック周期削減による処理時間の削減が,遅延エラーが発生した際の回復処理にかかる時間損失を上回る場合において向上する.本稿では,エラー検出回復機構の一実装方法について考察し,その正当性と性能をゲートレベルシミュレーションにより評価する.検討方式を用いて構成した加算累算器が,遅延エラーの発生を許容しない同期式構成に比べて,10%程度高速に動作することを確認した.
- 社団法人電子情報通信学会の論文
- 2011-02-23
著者
-
高橋 篤司
大阪大学大学院工学研究科電気電子情報工学専攻
-
Kawai S
Research Section Of Lignin Chemistry Wood Research Institute Kyoto University:(present Address)depar
-
高橋 篤司
東京工業大学大学院理工学研究科集積システム専攻
-
高橋 篤司
東京工業大学理工学研究科集積システム
-
川井 秀一
京都大学生存圏研究所
-
井上 雅文
京大生存研
-
川井 秀一
京都大学生存圏研究所生存圏開発創成研究系
-
川井 秀一
京大木質科学研
-
井上 正文
東京大学アジア生物資源環境研究センター
-
井上 雅文
パナソニックファクトリーソリューションズ株式会社
-
高橋 篤司
東京工業大学
-
TAKAHASHI Atsushi
Graduate School of Science and Technology, Tokyo Institute of Technology
-
井上 雅文
東京工業大学大学院理工学研究科集積システム専攻
-
Kawai S
Research Institute For Sustainable Humanosphere Kyoto University
-
右近 祐太
大阪大学大学院工学研究科電気電子情報工学科専攻
-
右近 祐太
大阪大学大学院工学研究科電気電子情報工学専攻
-
井上 雅文
東京工業大学 大学院理工学研究科 集積システム専攻
関連論文
- 2層BGAパッケージにおける配線混雑度低減のための詳細ビア配置手法(物理設計技術,物理設計及び一般)
- 水蒸気処理によるセルロース系繊維の変形固定とその機構
- プリント基板のための45度線による混雑度緩和を利用した配線手法(信号処理,LSI及び一般)
- 1C1700-2 (II)スギ木口の大気(O_3, HCHO)浄化機能に関する研究(大気環境文化財・材料の劣化要因と保存対策,3.大気環境文化財分科会,分科会)
- 1C1700-1 (I)スギ木口の大気(NO_2)浄化機能に関する研究(大気環境文化財・材料の劣化要因と保存対策,3.大気環境文化財分科会,分科会)
- 硬化積層材を利用した木質構造接合部材の開発(第7報) : 強化 LVL 接合板および接合ピンによる木質構造接合部の耐火性能
- 硬化積層材を利用した木質構造接合部材の開発(第6報) : 強化LVL接合板および接合ピンによる木質構造接合部の強度性能
- キトサンの接着性能に及ぼす単糖の添加効果
- キトサンとグルクロン酸反応物の諸特性
- せっこうパーティクルボードの製造と性質(第4報) : 廃せっこうボードを原料に使用したボードの材質
- 第22回木質ボード・木質複合材料シンポジウム : 木材・プラスチック複合体研究会第9回公開講演会
- 516 セルロースモデル化合物とキトサンの相互作用(ミクロな構造とマクロな物性のかかわり,木質材料とその周辺-構造・機能・物性-,オーガナイズドセッション4)
- ロールプレス時の木材の変形挙動
- ロールプレス液中圧縮法を用いた生材への薬液注入
- ロールプレスによる木材の横圧縮変形
- タンニン高含有アカシア樹皮粉末の製造と接着剤への応用
- せっこうパーティクルボードの製造と性質(第3報)ケナフ繊維オーバーレイによる曲げ性能の改善およびボードの不燃性能の評価
- 天然高分子を用いた新規木材用接着剤の開発(2)キトサンの接着強度に及ぼす分子量および固形分塗布量の影響
- せっこうパーティクルボードの製造と性質(第2報) : ガラス不織布オーバーレイによる曲げ性能の改善
- ロールプレス法による木材への液体注入(第2報) : 試験片寸法および加工条件が液体注入量に及ぼす影響
- 防腐処理木材のライフサイクルアセスメント : 木橋のケーススタディー
- ロールプレス法による木材への液体注入 (第1報) : 各種圧縮法による液体注入効果の比較
- 2D18 木質資源を指標にした資源自律型地域圏 II : 福岡県における事例について
- 2D17 木質資源を指標にした資源自律型地域圏 I : 基本的な考え方
- 木材の大変形加工
- スパイラルワインディング法による円筒形LVLの製造(第3報) : 繊維傾斜を持つLVLのバットジョイントの性質
- 農産廃棄物等を用いた非木材植物繊維ボード
- 人為的促進老化処理したヒノキ材の切削抵抗
- 1I1730-2 (II)スギ木口スリット材の室内空気(O_3,HCHO)浄化性能(大気環境文化財・材料の劣化要因と保存対策,9.大気環境文化財分科会,分科会)
- 1I1730-1 (I)スギ木口スリット材の室内空気(NO_2)浄化性能(大気環境文化財・材料の劣化要因と保存対策,9.大気環境文化財分科会,分科会)
- 連携とコミュニケーション
- パネル討論会市民・産業・地域からみた木づかい・森づくり : 連携とコミュニケーション-NPO法人才の木
- 歴史的建造物由来古材のデータベース構築に向けて : 文化財指定建造物修理事業からの古材提供
- 長寿命・低環境負荷住宅のススメ : 京大生存研のエコ住宅プロジェクトの紹介
- 生存圏研究所が目指すもの : 太陽エネルギー依存型持続可能社会の構築に向けて
- 2層BGAパッケージのための詳細ビア配置手法の評価(クロック合成及び実装設計,システムオンシリコンを支える設計技術)
- 入力べクトルと回路の内部状態を考慮したピーク電力高速見積もり手法(低電力設計と回路設計技術,システムオンシリコンを支える設計技術)
- PCB配線設計のための一層複線指定長自動配線手法(システム設計と高位・論理設計,物理設計及び一般)
- 最小総変位配置実現問題のための高速位相変更手法(物理設計,物理設計及び一般)
- 単層プリント基板配線のための効率的な高混雑度領域特定および45度線による混雑度緩和法(回路最適化技術,システム設計及び一般)
- エラー検出回復方式における加算器の性能評価(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
- 一般同期方式における消費電力を抑えたクロック木構成のためのクラスタ分割法(クロック合成及び実装設計,システムオンシリコンを支える設計技術)
- 加算器におけるクロック周期に応じた遅延エラー率の評価(若手研究会)
- 1層複線配線問題における幹配線を生成するための壁生成法(物理設計技術,物理設計及び一般)
- A-3-9 障害物を含む1層配線領域のための領域分割によるリバー配線手法(A-3. VLSI設計技術,一般セッション)
- プリント基板のための45度線による混雑度緩和を利用した配線手法(信号処理,LSI及び一般)
- プリント基板のための45度線による混雑度緩和を利用した配線手法(信号処理,LSI及び一般)
- パス長制約付き点集合に対する矩形スタイナー木構成手法(物理設計,システム設計及び一般)
- A-3-1 一般同期方式におけるクラスタ分割に基づくクロック木の性能評価(A-3.VLSI設計技術,一般セッション)
- 2層BGAパッケージにおけるメッキ引き出し線配線手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 2層BGAパッケージにおけるメッキ引き出し線配線手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ピーク電力削減のためのクロックスケジュール手法
- ピーク電力削減のためのクロックスケジュール手法
- 3層L型チャネルの高密度配線手法
- 3層L型チャネルの高密度配線手法
- Oxidation of Methoxylated Benzyl Alcohols by Laccase of Coriolus versicolor in the Presence of Syringaldehyde
- A-3-4 単層プリント基板配線のための高混雑度領域特定手法(A-3.VLSI設計技術,一般セッション)
- VLSI設計自動化の現状と将来展望(プロセス・デバイス・回路シミュレーション及び一般)
- FPGA上に実現した可変レイテンシ回路の動作検証(論理設計2,システムオンシリコンを支える設計技術)
- 最小総変位配置実現問題に対し効率的な位相変更手法CRP手法の提案(物理設計,システムオンシリコンを支える設計技術)
- ゲートレベルシミュレーションによるエラー検出・回復方式回路の評価(論理設計2,システムオンシリコンを支える設計技術)
- A-3-20 準ニュートン法を用いた自由角度配線のための逐次改善手法(A-3.VLSI設計技術,一般セッション)
- エラー検出回復方式における様々な加算器の性能評価(システムと信号処理及び一般)
- エラー検出回復方式における様々な加算器の性能評価(システムと信号処理及び一般)
- エラー検出回復方式における様々な加算器の性能評価(システムと信号処理及び一般)
- エラー検出回復方式における様々な加算器の性能評価(システムと信号処理及び一般)
- 集合対間配線問題に関する一考察(配置配線,物理設計及び一般)
- An Improved Simulated Annealing for 3D Packing with Sequence Triple and Quintuple Representations (ディペンダブルコンピューティング)
- An Improved Simulated Annealing for 3D Packing with Sequence Triple and Quintuple Representations
- PCB一層配線における集合対間配線のフローを用いた配線長差削減アルゴリズム(実装技術と低消費電力化,デザインガイア2011-VLSI設計の新しい大地-)
- PCB一層配線における集合対間配線のフローを用いた配線長差削減アルゴリズム(実装技術と低消費電力化,デザインガイア2011-VLSI設計の新しい大地-)
- A-3-3 単層プリント基板配線のための各ネットの配線長達成性を考慮した等長配線手法(A-3.VLSI設計技術,一般セッション)
- 一般同期方式における最適2クラスタ分割手法
- 遅延ばらつき適応回路 : 遅延ばらつき状況下の高性能回路
- 動的遅延分布の高速な見積もり手法 (画像工学)
- 動的遅延分布の高速な見積もり手法 (集積回路)
- 動的遅延分布の高速な見積もり手法 (信号処理)
- 動的遅延分布の高速な見積もり手法 (VLSI設計技術)
- PCB一層配線における集合対間配線のフローを用いた配線長差削減アルゴリズム
- FPGA上に実現した可変レイテンシ回路の性能評価(再構成回路,システムオンシリコンを支える設計技術)
- FOREWORD
- 準ニュートン法を用いた自由角度配線手法 (物理設計)
- An Improved Simulated Annealing for 3D Packing with Sequence Triple and Quintuple Representations
- An Improved Simulated Annealing for 3D Packing with Sequence Triple and Quintuple Representations
- PCB一層配線における集合対間配線のフローを用いた配線長差削減アルゴリズム
- A New Variation of Adaptive Simulated Annealing for 2D/3D Packing Optimization
- 動的遅延分布の高速な見積もり手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 動的遅延分布の高速な見積もり手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 動的遅延分布の高速な見積もり手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- 動的遅延分布の高速な見積もり手法(システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- A New Variation of Adaptive Simulated Annealing for 2D/3D Packing Optimization
- エラー検出回復方式を用いた可変レイテンシ回路のための高速な性能見積もり手法(低電力化・高信頼化,組込み技術とネットワークに関するワークショップETNET2013)
- 単層プリント基板のための各ネットの目標配線長達成性を考慮した配線手法(配線設計,システムオンシリコンを支える設計技術)
- A-3-6 指定長幹配線間題において配線長を調整する領域に関する一考察(A-3.VLSI設計技術)
- 半正定値緩和法を用いた LELECUT トリプルパターニングのためのレイアウト分割手法
- 側壁ダブルパターニングのための修正2色グリッド配線法 (VLSI設計技術)
- ダブルパターニングにおけるリソグラフィECOのためのパターン局所修正法 (VLSI設計技術)
- エラー検出回復方式を用いた可変レイテンシ回路のための高速な性能見積もり手法(低電力化・高信頼化,組込み技術とネットワークに関するワークショップETNET2013)
- 集合対間配線に対する配線長差削減アルゴリズムの改良 (VLSI設計技術)
- FPGA上に実現した可変レイテンシ回路の性能評価