A New Variation of Adaptive Simulated Annealing for 2D/3D Packing Optimization
スポンサーリンク
概要
- 論文の詳細を見る
2D/3D packing optimization is facing big challenges to get better solution with less runtime. In this paper, we propose a new variation of adaptive simulated annealing (ASA) to solve packing problem. In the traditional ASA, the parameters that control temperature scheduling and random step selection are adjusted according to search progress. In the proposed ASA, a guide with adaptive probabilities is used to automatically select moving methods, including crossover to improve its efficiency. The interesting point is the traditional SA with crossover is inefficient, while the proposed ASA with crossover is efficient due to the adaptive guide. Based on the experiment using MCNC, ami49_X and ami98_3D benchmarks, the computational performance is considerably improved. In the case of area minimization, the results gotten by the proposed ASA are normally better than the published data of 2D packing. In the case of volume minimization for 3D packing, the results gotten by the proposed ASA are better than the data of traditional ASA and SA.
著者
-
高橋 篤司
大阪大学大学院工学研究科電気電子情報工学専攻
-
高橋 篤司
東京工業大学 工学部 電気・電子工学科
-
Takahashi Atsushi
Division of Electrical, Electronic and Information Engineering, Osaka University
-
TAKAHASHI Atsushi
Graduate School of Science and Technology, Tokyo Institute of Technology
-
高橋 篤司
大阪大学 大学院 工学研究科 電気電子情報工学科専攻
-
Takahashi Atsushi
Division Of Electrical Electronic And Information Engineering Osaka University
-
高橋 篤司
大阪大学大学院工学研究科電気電子情報工学科専攻:大阪大学工学部電子情報工学科
-
Sheng Yiqiang
Department Of Communication And Integrated Systems Tokyo Institute Of Technology
-
Takahashi Atsushi
The Department Of Communications And Integrated Systems Tokyo Institute Of Technology
-
Takahashi Atsushi
Departmant Of Surgery(i) Kanazawa University School Of Medicine
-
Sheng Yiqiang
Department of Communications and Computer Engineering, Tokyo Institute of Technology
-
Takahashi Atsushi
Department of Communications and Computer Engineering, Tokyo Institute of Technology
関連論文
- 2層BGAパッケージにおける配線混雑度低減のための詳細ビア配置手法(物理設計技術,物理設計及び一般)
- プリント基板のための45度線による混雑度緩和を利用した配線手法(信号処理,LSI及び一般)
- A-3-10 Top Layer Plating Lead Maximization for BGA Packages
- 2層BGAパッケージのための詳細ビア配置手法の評価(クロック合成及び実装設計,システムオンシリコンを支える設計技術)
- 入力べクトルと回路の内部状態を考慮したピーク電力高速見積もり手法(低電力設計と回路設計技術,システムオンシリコンを支える設計技術)
- PCB配線設計のための一層複線指定長自動配線手法(システム設計と高位・論理設計,物理設計及び一般)
- 最小総変位配置実現問題のための高速位相変更手法(物理設計,物理設計及び一般)
- 単層プリント基板配線のための効率的な高混雑度領域特定および45度線による混雑度緩和法(回路最適化技術,システム設計及び一般)
- エラー検出回復方式における加算器の性能評価(システム設計・高位論理設計,システムオンシリコンを支える設計技術)
- 一般同期方式における消費電力を抑えたクロック木構成のためのクラスタ分割法(クロック合成及び実装設計,システムオンシリコンを支える設計技術)