Design of a 500-MS/s stochastic signal detection circuit using a non-linearity reduction technique in a 65-nm CMOS process

スポンサーリンク

概要

著者

関連論文

もっと見る

スポンサーリンク