ロジックとの混載に適した反転スタックキャパシタ(RSTC)DRAMセル構造の提案
スポンサーリンク
概要
- 論文の詳細を見る
ギガビット時代に対応して、反転スタックキャパシタ(RSTC) DRAMセルを提案する。CMP技術と貼り合わせSOI技術により、スタックキャパシタ(STC)セルのトランジスタと蓄積キャパシタ構造は反転される。ビット配線とメタル配線は、低アスペクト比の、コンタクトホールで、トランジスタの底の平坦面上に形成される。この構造は、ロジックとDRAMの混載チップに適している。64MDRAMのデザインルールで、メモリアレイを試作し、このセル構造はビット線の容量と抵抗をともに劇的に減少させる事も確認した。
- 社団法人電子情報通信学会の論文
- 1996-07-18
著者
-
奈良 安雄
半導体先端テクノロジーズ(Selete)
-
奈良 安雄
(株)富士通研究所 Ulsi研究部門
-
奈良 安雄
富士通研究所
-
佐々木 伸夫
富士通研究所
-
浅野 高治
富士通研究所
-
深野 哲
富士通研究所
-
佐々木 伸夫
富士通研究所、ulsiプロセス研究部
-
深野 哲
富士通研究所、ulsiプロセス研究部
-
中村 俊二
富士通研究所、ulsiプロセス研究部
-
堀江 博
富士通研究所、ULSIプロセス研究部
-
浅野 高治
富士通研究所、ulsiプロセス研究部
関連論文
- 低速陽電子ビームを用いたhigh-kゲート絶縁膜の空隙の評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低しきい値pMISFETに向けたAl_2O_3を堆積させたHfO_2ゲート絶縁膜のアニールプロセスの検討(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 金属電極とハフニウム系高誘電率ゲート絶縁膜界面の実効仕事関数変調機構(シリコン関連材料の作製と評価)
- 金属電極/high-k絶縁膜キャパシタのフラットバンド電圧特性に与える仕事関数変調及び熱処理の影響(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 23aYH-11 軟X線吸収発光分光法によるシリコン酸窒化膜の元素選択的価電子状態の観測(23aYH 表面界面電子物性,領域9(表面・界面,結晶成長))
- シリコンとhigh-kゲート絶縁膜の界面の高分解能RBS/ERD分析(シリコン関連材料の作製と評価)
- 酸素雰囲気アニール中のHfO_2/SiO_2/Si(001)界面反応の高分解能RBS観察(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- TiAlN/HfSiONゲートスタックにおけるX線光電子分光分析 : Al拡散による実効仕事関数変化の緩和(メタルゲート/High-k絶縁膜スタック,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- Ru/HfSiONゲートスタックのバックサイドX線光電子分光分析 : Ruの実効仕事関数変化の起源(メタルゲート/High-k絶縁膜スタック,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- HfSiON/TiNゲートスタックpMOSFETの陰極電子注入絶縁破壊モデルに基づくTDDB寿命予測方法
- メタルゲート/HfSiONゲート絶縁膜ゲートスタックにおけるピニング現象の改善策検討
- 高電子移動度0.9nm-EOT TaSix/HfSiONゲートスタックの形成(先端CMOSデバイス・プロセス技術)
- 金属/Hf系高誘電率絶縁膜界面の統一理論 : ゲート金属の設計指針(先端CMOSデバイス・プロセス技術)
- 大容量メモリ混載システムLSI用低温プロセスの開発(先端CMOS及びプロセス関連技術)
- Ru-Mo合金を用いた金属/high-k 絶縁膜ゲートスタックの実効仕事関数制御
- Hf系絶縁膜中の水素原子の原子レベルの挙動の理論的研究 : ホールを起源とした絶縁破壊のメカニズム(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- FSP-FLA(Flexibly-Shaped-Pulse FLA)による極浅接合形成とメタル/高誘電率絶縁膜デバイス特性の改善(低電圧/低消費電力技術,新デバイス・回路とその応用)
- (100),(110)基板上High-κ/MetalゲートpMOSFETsのNBTIと1/fノイズ特性の相違に関する考察(低電圧/低消費電力技術,新デバイス・回路とその応用)
- FSP-FLA(Flexibly-Shaped-Pulse FLA)による極浅接合形成とメタル/高誘電率絶縁膜デバイス特性の改善(低電圧/低消費電力技術,新デバイス・回路とその応用)
- (100),(110)基板上High-κ/MetalゲートpMOSFETsのNBTIと1/fノイズ特性の相違に関する考察(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 金属/high-k絶縁膜構造トランジスタにおいて金属結晶が閾値電圧ばらつきに及ぼす影響とその抑制(IEDM特集(先端CMOSデバイス・プロセス技術))
- 7a-U-4 p型反転層内の表面量子化による横方向電圧の発生
- 3a-R-3 イオン注入されたSiの不純物伝導
- SC-8-4 CWラテラル結晶化(CLC)技術によるガラス基板上高性能TFT
- エキシマレーザー結晶化により作成したポリシリコンの結晶因子とTFT特性の関係
- ソフトエラーシミュレーションシステム
- 極薄HfSiONゲート絶縁膜の絶縁破壊時間の決定
- 多結晶シリコン抵抗の安定化技術
- メタルゲート/高誘電率絶縁膜スタックの最前線
- 先端CMOS向けHigh-k/メタルゲートスタック技術,AWAD2006)
- 先端CMOS向けHigh-k/メタルゲートスタック技術
- 先端CMOS向け High-k/ メタルゲートスタック技術
- 低温多結晶シリコンTFTのデバイス特性や信頼性に及ぼす粒界の影響(有機EL, TFT,及び一般)
- 低温多結晶シリコンTFTのデバイス特性や信頼性に及ぼす粒界の影響(有機EL, TFT,及び一般)
- 低温多結晶シリコンTFTのデバイス特性や信頼性に及ぼす粒界の影響(有機EL, TFT,及び一般)
- EBブロック露光におけるマスクバイアス条件
- 部分一括露光における近接効果補正
- 短波長光励起反応を利用したエッチング技術
- 光刺激脱離によるSi上の酸化物の低温除去とSiホモエピタキシー
- 熱酸化シリコンの照射損傷による構造変化
- 低温ポリシリコンTFTを用いた高性能CMOS技術
- 低温ポリシリコンTFTを用いた高性能CMOS技術
- ガラス/Alメタル基板上のp-Si TFT特性
- ガラス/Alメタル基板上のp-Si TFT特性
- ディープサブミクロンCMOSインバータの遅延時間削減への検討
- pH制御選択研磨による超薄膜SOI基板の作製
- しきい値電圧制御可能なゲートファースト メタルゲート/デュアル High-k CMOS
- 3p-D-6 宇宙空間での蛋白質結晶成長実験
- ロジックとの混載に適した反転スタックキャパシタ(RSTC)DRAMセル構造の提案
- C-031 特定用途向け動的再構成回路の演算器精度最適化に関する研究(ハードウェア・アーキテクチャ,一般論文)
- 金属電極とHf系高誘電率絶縁膜界面の実効仕事関数変調機構
- フィールド酸化膜ストッパ型貼り合わせSOI基板の作製とMOSFETの評価
- 研磨による層間膜の平坦化
- 宇宙用蛋白質結晶成長実験装置 (′88富士通総合技術展特集号)
- 発光素子などで新たな応用展開期に入った導電性ポリマー (特集 機能性材料の開発・応用動向)
- 微小重力下におけるリボヌクレアーゼSの結晶化