組合せ回路の冗長除去における含意関係の不変性について
スポンサーリンク
概要
- 論文の詳細を見る
SOCRATESに基づくテスト生成アルゴリズムを用いた組合せ回路の冗長除去では,一つの冗長故障を取り除くごとに回路内の含意関係が変化することがあるため,静的学習をやり直すことが求められている.本論文では,冗長除去による回路変換における,静的学習で得られる含意関係の不変性について考察する.次に,静的学習をやり直す代わりに,回路変換前後で不変である含意関係を冗長判定に用いることで冗長除去を効率化する手法を提案する.静的学習のやり直す回数を削減することで,全体の処理時間は大幅に短縮する.ベンチマーク回路の組合せ回路的冗長を取り除く実験では,従来手法に比較して,最高60倍高速化できたことを示す.
- 一般社団法人情報処理学会の論文
- 1995-10-19
著者
-
市原 英行
広島市立大学情報科学部
-
樹下 行三
大阪大学大学院工学研究科応用物理専攻
-
梶原 誠司
大阪大学大学院工学研究科応用物理学専攻
-
樹下 行三
大阪学院大 情報
-
市原 英行
大阪大学大学院工学研究科応用物理学専攻
関連論文
- 部分スルー可検査性に基づく順序回路のテスト生成法(ディペンダブルコンピューティング)
- マルチメディアコアの展開機能を利用したテストデータ圧縮・展開(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- マルチメディアコアの展開機能を利用したテストデータ圧縮・展開(VLSIのテストI,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- テスト圧縮・展開手法におけるバッファ付き展開器について(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- テスト展開器のオーバヘッド削減のためのテストベクトルの並べ替えについて(VLSI設計とテスト)
- ハフマン符号に基づくテスト実行のためのテスト圧縮について
- ハフマン符号を用いたテスト応答圧縮について
- 故障の許容性に基づく閾値テスト生成のための回路モデル(安全性及び一般)
- ロバストテスト可能データパスを指向した高位合成におけるバインディング法(設計/テスト/検証)
- スイッチの機能を考慮した部分スルー可検査性に関する考察(設計/テスト/検証)
- マルチメディアコアの展開機能を利用したテストデータ圧縮・展開(VLSIのテストI,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- ディジタルフィルタにおける故障の許容性に関する考察(故障モデル・故障許容・故障診断,VLSI設計とテスト及び一般)
- SRAM型FPGAによる故障状況に適応可能な漸次縮退システムの実装(ディペンダブル設計,FPGA応用及び一般)
- SRAM型FPGAによる故障状況に適応可能な漸次縮退システムの実装(ディペンダブル設計,FPGA応用及び一般)
- SRAM型FPGAによる故障状況に適応可能な漸次縮退システムの実装(ディペンダブル設計,FPGA応用及び一般)
- テスト容易性と救済可能性を考慮した歩留まりモデルに関する考察(テストI,デザインガイア2009-VLSI設計の新しい大地)
- テスト容易性と救済可能性を考慮した歩留まりモデルに関する考察(テストI,デザインガイア2009-VLSI設計の新しい大地-)
- 閾値テストのための5値論理に基づくテスト生成アルゴリズムに関する考察(設計/テスト/検証,設計/テスト/検証)
- 組込み自己テストにおけるテスト可能な応答圧縮器の設計について(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 組込み自己テストにおけるテスト可能な応答圧縮器の設計について(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- D-10-15 非可逆性を持つ画像圧縮アルゴリズムを利用したテストデータ圧縮・展開法(D-10. ディペンダブルコンピューティング,一般セッション)
- 故障の許容性に基づくテスト生成アルゴリズムの高速化(テスト生成,VLSI設計とテスト及び一般)
- 伝搬支配性に着目した遅延テストのためのハイブリッドスキャン設計(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
- テストデータ削減のための必須割当に基づくテストポイント挿入法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
- テスト圧縮・展開手法におけるバッファ付き展開器について(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- ハフマン符号を用いたテスト応答圧縮について
- ハフマン符号を用いたテスト応答圧縮について
- 非線形反応拡散方程式による骨改造現象の数値モデル
- 画像伸張回路を用いた組込みテスト生成に関する実験的考察(テスト設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 画像伸張回路を用いた組込みテスト生成に関する実験的考察(テスト設計1,デザインガイア2010-VLSI設計の新しい大地-)
- テストデータ削減のための必須割当に基づくテストポイント挿入法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
- 伝搬支配性に着目した遅延テストのためのハイブリッドスキャン設計(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
- テストデータ削減のための必須割当に基づくテストポイント挿入法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地-)
- マルチサイクル故障に耐性を持つデータパスのためのバインディング法(高位設計1,デザインガイア2010-VLSI設計の新しい大地-)
- マルチサイクル故障に耐性を持つデータパスのためのバインディング法(高位設計1,デザインガイア2010-VLSI設計の新しい大地-)
- IDDQテストを対象としたテスト系列の圧縮法 (テストと設計検証論文特集)
- 順序回路のためのIDDQテスト生成手法について
- IDDQテストのための順序回路のブリッジ故障に対するテスト生成
- RC-010 組込み自己テストにおける救済可能テスト生成器(C分野:ハードウェア・アーキテクチャ,査読付き論文)
- RC-001 論理合成における面積・遅延最適化のためのフォールスパスの活用について(C分野:ハードウェア・アーキテクチャ,査読付き論文)
- テスト系列短縮のための部分的並列なスキャンチェーンの構成法
- 状態遷移を用いた短縮スキャンシフトによる順序回路のテスト
- トランジスタ短絡故障モデルにおける等価故障解析について
- I_計測による故障検出と故障診断
- トランジスタ短絡故障のI_テストベクトルの選択について
- 全可観測な環境での綜合的なテスト容易化手法
- テストポイントとフェーズシフタを用いたBISTによるクロストーク故障検査
- ディジタルVLSIにおけるクロストーク故障に対する組込み自己検査手法
- 論理回路に対するテスト実行時間削減法
- 中間故障電圧値を扱う故障シミュレーションの高速化について
- 論理回路における遅延テスト不要パスの高速導出法 (テストと設計検証論文特集)
- パス遅延故障のテストのためのロバスト依存パスの識別法
- イメージセンサに対する統計型エラーモデルとそのテスト手法について(半導体テスト,ディペンダブルコンピューティング論文)
- マルチメディアコアの展開機能を利用したテストデータ圧縮・展開
- 低消費電力設計とそのテスタビリティに関する考察
- 論理最適化手法を用いた消費電力の低減化手法
- 論理最適化手法を用いた消費電力の低減化手法
- 赤潮プランクトンの生態系モデルとコンピュータシミュレーション
- 単一縮退故障用組合せテスト生成アルゴリズムを用いた無閉路順序回路のテスト生成
- 単一縮退故障用組合せテスト生成アルゴリズムを用いた無閉路順序回路のテスト生成
- 単一縮退故障用組合せテスト生成アルゴリズムを用いた無閉路順序回路のテスト生成
- 順序回路のブリッジ故障に対するIDDQテストのための静的なテスト系列圧縮法 (テストと設計検証論文特集)
- 順序回路に対するIDDQテスト時間短縮について
- 順序回路に対するIDDQテスト時間短縮について
- 順序回路に対するIDDQテスト時間短縮について
- ゲートレベル組合せ回路の単一論理設計誤りに対する診断手法
- ベクトルペア解析を用いた論理設計誤りの診断について
- SRAM型FPGAによる故障状況に適応可能な漸次縮退システムの実装
- SRAM型FPGAによる故障状況に適応可能な漸次縮退システムの実装
- FPGAを用いた耐故障システムの信頼性と性能に関する考察(ディペンダブルコンピューティングシステム及び一般)
- FPGAを用いた耐故障システムの信頼性と性能に関する考察(ディペンダブルコンピューティングシステム及び一般)
- 同期式順序回路のクロストーク故障に対する故障シミュレーション
- 同期式順序回路のクロストーク故障に対する故障シミュレーション
- 到達不能状態に基づく順序回路の冗長信号線の同時除去法
- フリップフロップ集合の分割による到達不能状態の探索法
- 並列チャネルシステムにおけるGo-Back-N ARQ方式の特性解析
- 含意を用いた多段論理回路簡単化手法の高速化に関する研究
- リセット機能を持つ順序回路に対するテスト系列圧縮法
- 高信頼度マルチキャストのための分散型ARQプロトコルの性能評価
- 共有バッファ型マルチキャストATMスイッチにおける一般化2レベル優先制御
- ファンアウト依存型優先制御を用いた共有バッファ型マルチキャストATMスイッチ
- テスト数制限下でのテスト入力集合の選択手法について (テストと設計検証論文特集)
- 到達不能状態に基づく順序回路の冗長信号線の同時除去法
- ファンアウト依存型優先制御を用いた共有バッファ型マルチキャストATMスイッチ
- RSE符号を用いたハイブリッドARQ方式のマルチキャスト通信への応用
- 到達不能状態に基づく順序回路の冗長除去手法
- テスト生成の静的学習における間接含意の習得法について
- 多重故障に対するテスト生成の効率的手法について
- 並列ベクトルペア解析を用いた多重縮退故障のテスト生成について
- LSIテストにおける再構成可能な埋込み展開器について(設計手法と高性能化, リコンフィギャラブルシステム, 一般)
- 部分回路除去に対する含意関係の不変性について
- 到達不能状態を用いた順序回路の冗長除去
- リタイミングと冗長除去を用いた順序回路の簡単化
- 組合せ回路の冗長除去における含意関係の不変性について
- リタイミングと冗長除去を用いた順序回路の簡単化
- 組合せ回路の冗長除去における含意関係の不変性について
- 非冗長組合せ回路と極小テスト集合の同時生成について
- パス遅延故障のテストと冗長性判定について
- 多重故障に対するテスト生成の効率的手法について
- 含意操作に基づいた論理回路の簡単化手法について