非冗長組合せ回路と極小テスト集合の同時生成について
スポンサーリンク
概要
- 論文の詳細を見る
組合せ回路の冗長部分は検出不可能な単一縮退故障として識別できるため,テスト生成による回路簡単化が可能である.テスト生成を用いた冗長除去には,非冗長回路とその回路のテスト集合が同時に得られるという利点があるが,得られるテスト集合の大きさは必ずしも小さなものではない.本論文では,冗長除去とテストパターンの圧縮を同時に実行することにより,効率的に非冗長回路と極小テスト集合を得る手法を提案する.小さなテスト集合を生成する手法として,得られたテスト集合からすべての不必要なテストベクトルを取り除き,極小テスト集合を得る手法が提案されている.冗長除去とこのテスト集合の圧縮においては,テストベクトルの生成や故障シミュレーションに基づくテスト生成の繰り返しなど,同様の処理が異なる目的で用いられている.本手法では,これらの目的を同時に達成するように処理を実行することにより,効率的に非冗長回路と極小テスト集合を得ることができる.ベンチマーク回路に対する実験では,本手法により,効率よく非冗長回路の生成と極小テスト集合の両方を得られることを示す.また,冗長を多く含む回路では,冗長除去により最小限必要なテストベクトル数が少なくできることを示す.
- 一般社団法人情報処理学会の論文
- 1995-06-15
著者
関連論文
- IDDQテストを対象としたテスト系列の圧縮法 (テストと設計検証論文特集)
- 順序回路のためのIDDQテスト生成手法について
- IDDQテストのための順序回路のブリッジ故障に対するテスト生成
- テスト系列短縮のための部分的並列なスキャンチェーンの構成法
- 状態遷移を用いた短縮スキャンシフトによる順序回路のテスト
- トランジスタ短絡故障モデルにおける等価故障解析について
- I_計測による故障検出と故障診断
- トランジスタ短絡故障のI_テストベクトルの選択について
- 全可観測な環境での綜合的なテスト容易化手法
- テストポイントとフェーズシフタを用いたBISTによるクロストーク故障検査
- ディジタルVLSIにおけるクロストーク故障に対する組込み自己検査手法
- 中間故障電圧値を扱う故障シミュレーションの高速化について
- 論理回路における遅延テスト不要パスの高速導出法 (テストと設計検証論文特集)
- パス遅延故障のテストのためのロバスト依存パスの識別法
- イメージセンサに対する統計型エラーモデルとそのテスト手法について(半導体テスト,ディペンダブルコンピューティング論文)
- 低消費電力設計とそのテスタビリティに関する考察
- 論理最適化手法を用いた消費電力の低減化手法
- 論理最適化手法を用いた消費電力の低減化手法
- 順序回路のブリッジ故障に対するIDDQテストのための静的なテスト系列圧縮法 (テストと設計検証論文特集)
- 順序回路に対するIDDQテスト時間短縮について
- 順序回路に対するIDDQテスト時間短縮について
- 順序回路に対するIDDQテスト時間短縮について
- ゲートレベル組合せ回路の単一論理設計誤りに対する診断手法
- ベクトルペア解析を用いた論理設計誤りの診断について
- 同期式順序回路のクロストーク故障に対する故障シミュレーション
- 同期式順序回路のクロストーク故障に対する故障シミュレーション
- 到達不能状態に基づく順序回路の冗長信号線の同時除去法
- フリップフロップ集合の分割による到達不能状態の探索法
- 並列チャネルシステムにおけるGo-Back-N ARQ方式の特性解析
- 含意を用いた多段論理回路簡単化手法の高速化に関する研究
- リセット機能を持つ順序回路に対するテスト系列圧縮法
- 高信頼度マルチキャストのための分散型ARQプロトコルの性能評価
- 共有バッファ型マルチキャストATMスイッチにおける一般化2レベル優先制御
- ファンアウト依存型優先制御を用いた共有バッファ型マルチキャストATMスイッチ
- テスト数制限下でのテスト入力集合の選択手法について (テストと設計検証論文特集)
- 到達不能状態に基づく順序回路の冗長信号線の同時除去法
- ファンアウト依存型優先制御を用いた共有バッファ型マルチキャストATMスイッチ
- RSE符号を用いたハイブリッドARQ方式のマルチキャスト通信への応用
- 到達不能状態に基づく順序回路の冗長除去手法
- テスト生成の静的学習における間接含意の習得法について
- 多重故障に対するテスト生成の効率的手法について
- 並列ベクトルペア解析を用いた多重縮退故障のテスト生成について
- 部分回路除去に対する含意関係の不変性について
- 到達不能状態を用いた順序回路の冗長除去
- リタイミングと冗長除去を用いた順序回路の簡単化
- 組合せ回路の冗長除去における含意関係の不変性について
- リタイミングと冗長除去を用いた順序回路の簡単化
- 組合せ回路の冗長除去における含意関係の不変性について
- 非冗長組合せ回路と極小テスト集合の同時生成について
- パス遅延故障のテストと冗長性判定について
- 多重故障に対するテスト生成の効率的手法について
- 含意操作に基づいた論理回路の簡単化手法について
- 短縮スキャンシフトによる順序回路のテスト
- D-10-3 隣接線を考慮したパターン併合によるオープン故障用テストパターン生成(D-10.ディペンダブルコンピューテイング,一般セッション)