トランジスタ短絡故障のI_<DDQ>テストベクトルの選択について
スポンサーリンク
概要
- 論文の詳細を見る
I_<DDQ>テストはCMOS回路の品質を高めるために有効なテスト方式である.現状では,論理テスト集合の中から選んだベクトルでI_<DDQ>テストを実施することが多い.I_<DDQ>計測が比較的遅いため,できるだけ少ないベクトルでより多くの故障を検出するようにI_<DDQ>テストベクトルを選択する必要がある.本論文では,トランジスタ短絡故障を対象に,I_<DDQ>テストベクトルの選択問題を考える.まず,I_<DDQ>テストにおけるトランジスタ短絡故障の等価関係を定義し,等価故障解析により対象故障数を削減する手法を提案する.次に,I_<DDQ>テストベクトルの選択問題を形式化し,故障表を用いた新しい選択手法を提案する.更に,従来の選択手法との比較評価を行い,本手法の有効性を示す.
- 社団法人電子情報通信学会の論文
- 1996-12-25
著者
-
玉本 英夫
秋田大学工学資源学部情報工学科
-
玉本 英夫
秋田大学鉱山学部情報工学科
-
樹下 行三
大阪大学工学部応用物理学科
-
温 暁青
シンテスト・テクノロジース
-
温 暁青
秋田大学鉱山学部情報工学科
-
樹下 行三
大阪学院大 情報
-
樹下 行三
大阪大学工学部
関連論文
- 手指用モーションキャプチャを利用した手の動き再現のためのCG制作技術
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (コンカレント工学)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (信号処理)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (VLSI設計技術)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (回路とシステム)
- 秋田大学の教育を考える
- セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成
- 磁気式モーションキャプチャにおけるレシーバ位置・角度のキャリブレーションの試み
- 産学官連携による民俗芸能伝承のためのディジタルコンテンツ制作技術の開発
- セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成(ディペンダブルコンピューティング)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
- CAS2010-6 セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
- 身体動作解説コンテンツ作成システム
- MPEG-7による身体動作データアーカイブの構築
- D-12-123 身体動作解説のためのカメラワーク生成システム(D-12.パターン認識・メディア理解B(コンピュータビジョンとコンピュータグラフィックス),一般セッション)
- CGを用いた身体動作解説コンテンツ作成ツールの提案
- 骨格構造人体モデルを用いた舞踊演技のクラスタリングと特徴抽出
- D-12-8 姿勢クラスタリングを用いた舞踊符自動生成のための動作の分割化(D-12. パターン認識・メディア理解,一般セッション)
- D-4-22 MPEG-7による包括的な舞踊データアーカイブの開発(D-4. データ工学,一般セッション)
- D-12-19 動作名を検索キーとして用いる身体動作データの類似検索(D-12.パターン認識・メディア理解,一般講演)
- 動作名により検索可能な動作データベースの構築(文書・文字メディアの認識・理解, 一般)
- 動作名により検索可能な動作データベースの構築(文書・文字メディアの認識・理解, 一般)
- 動作名により検索可能な動作データベースの構築
- 動作名により検索可能な動作データベースの構築
- モーションキャプチャデータからの基本動作分割点の自動検出(画像情報)
- D-12-149 動作プリミティブ抽出と舞踊符作成支援システム
- 動作プリミティブ抽出と舞踊符割当ての自動化
- 舞踊符による身体動作記述システム
- モーションキャプチャデータ公開のためのFlashを利用した3Dビューアの開発
- 舞踊符による動作の記述法の提案
- A-16-22 舞踊符による3次元モーションデータの合成
- A-16-21 舞踊符による動作の記術法の提案
- 指紋照合とICカードによる本人認証方式とその安全性評価
- 医療情報のネットワーク化とその安全性評価
- SREEP : SR等価回路を用いたセキュアスキャン設計支援ツール(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
- SREEP : SR等価回路を用いたセキュアスキャン設計支援ツール(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
- MPEG-7による身体動作データアーカイブの構築
- 順序回路のためのIDDQテスト生成手法について
- IDDQテストのための順序回路のブリッジ故障に対するテスト生成
- モーションキャプチャデータ公開のための Flash を利用した3Dビューアの開発
- CMOS論理回路のランダムパターンによる組込み電流テスト
- 語句が持つ動作の特徴を用いた身体動作データの類似検索法
- テスト系列短縮のための部分的並列なスキャンチェーンの構成法
- 状態遷移を用いた短縮スキャンシフトによる順序回路のテスト
- 部分2重化とI_テストによる論理回路のランダムテスト容易化手法
- トランジスタ短絡故障モデルにおける等価故障解析について
- I_計測による故障検出と故障診断
- トランジスタ短絡故障のI_テストベクトルの選択について
- プリッジ故障のIDDQテスト用ベクトルの選択について
- 部分二重化による論理回路のランダムテスト容易化
- 全可観測な環境での綜合的なテスト容易化手法
- 全可観測な環境でのNAND論理回路のスタックオ-プン故障の検査手法について
- 両眼立体視による位置計測の誤差
- ハーストパラメータとネットワークトラフィック量変化との相関
- セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成について(安全性及び一般)
- Webサービス統合による自動記入エージェントの実現方式(分析・設計技法)
- フォーム自動記入のためのWebサービス変換フレームワークの開発
- フォーム自動記入のためのサービス統合フレームワーク実現方式(開発支援)
- テストポイントとフェーズシフタを用いたBISTによるクロストーク故障検査
- ディジタルVLSIにおけるクロストーク故障に対する組込み自己検査手法
- 民俗芸能の舞踊を伝承するための記録・保存技術の開発
- 多段リンクネットワークにおけるエンドツーエンドARQ方式のスループット解析 : 一般化 Go-Back-N の場合
- 中間故障電圧値を扱う故障シミュレーションの高速化について
- 論理回路における遅延テスト不要パスの高速導出法 (テストと設計検証論文特集)
- パス遅延故障のテストのためのロバスト依存パスの識別法
- イメージセンサに対する統計型エラーモデルとそのテスト手法について(半導体テスト,ディペンダブルコンピューティング論文)
- CMOS回路における最大変化ゲート数の評価手法について
- CMOS論理回路の信号値遷移確率の評価法について
- CMOS論理回路の信号値遷移確率の評価法について
- CMOS回路における最大変化ゲート数の評価手法について
- CMOS回路における最大変化ゲート数の評価手法について
- 順序回路のブリッジ故障に対するIDDQテストのための静的なテスト系列圧縮法 (テストと設計検証論文特集)
- 順序回路に対するIDDQテスト時間短縮について
- 順序回路に対するIDDQテスト時間短縮について
- 順序回路に対するIDDQテスト時間短縮について
- ゲートレベル組合せ回路の単一論理設計誤りに対する診断手法
- ベクトルペア解析を用いた論理設計誤りの診断について
- ゲート伝搬遅延を考慮したクロストーク故障の検査入力生成手法
- 14th IEEE VLSI Test Symposium報告
- マルコフビット誤りチャネルにおける ARQ 方式のスループット特性
- 反復伝送を用いたハイブリッド Go-Back-N ARQ 方式のトラヒック解析
- リセット機能を持つ順序回路に対するテスト系列圧縮法
- テスト数制限下でのテスト入力集合の選択手法について (テストと設計検証論文特集)
- 多重故障に対するテスト生成の効率的手法について
- 並列ベクトルペア解析を用いた多重縮退故障のテスト生成について
- 並列ベクトルペア解析を用いた多重縮退故障のテスト生成について
- 順序回路の非スキャンテスト容易化設計法
- Webアプリケーションラッピングによるシラバス情報システムの統合
- 民俗芸能の舞踊を伝承するための記録・保存技術の開発
- 身体動作解説コンテンツ作成システム(デジタルミュージアム・アーカイビング)
- 舞踊学習用CGにおけるカメラワーク生成のためのショット決定手法
- デュアルポートRAMにおける2重カップリング故障の組込みテスト手法
- CMOSスタティックメモリ回路の電流テスト手法
- 遺伝的アルゴリズムを用いた組込み型多重重み付けランダムテストの最適化手法
- 分散システムにおけるソフトウェアフォールトトレランス
- メモリにおけるテスト容易化設計法 (VLSIのテスト容易化設計)
- シフトレジスタ準等価な回路を用いたセキュアでテスト容易なスキャン設計について(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)
- シフトレジスタ準等価な回路を用いたセキュアでテスト容易なスキャン設計について(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)