CMOS回路における最大変化ゲート数の評価手法について
スポンサーリンク
概要
- 論文の詳細を見る
本論文は,CMOS組合せ回路における同時に変化可能なゲートの最大数を求める方法について論じている.本報告では,近似的な最大変化ゲート数を求めるヒューリステイクな手法として,部分的な全数探索に基づく手法,テストパターン生成で用いられている後方操作に基づく手法の2種類を提案し,ISCAS'85ベンチマーク回路に対する実験を行った.また,ゲートの種類により電流値の異なるモデルとして重みを導入した場合についても考察を行った.
- 一般社団法人情報処理学会の論文
- 1993-10-28
著者
関連論文
- 状態遷移を用いた短縮スキャンシフトによる順序回路のテスト
- トランジスタ短絡故障のI_テストベクトルの選択について
- 全可観測な環境での綜合的なテスト容易化手法
- 多段リンクネットワークにおけるエンドツーエンドARQ方式のスループット解析 : 一般化 Go-Back-N の場合
- パス遅延故障のテストのためのロバスト依存パスの識別法
- CMOS回路における最大変化ゲート数の評価手法について
- CMOS論理回路の信号値遷移確率の評価法について
- CMOS論理回路の信号値遷移確率の評価法について
- CMOS回路における最大変化ゲート数の評価手法について
- CMOS回路における最大変化ゲート数の評価手法について
- ゲートレベル組合せ回路の単一論理設計誤りに対する診断手法
- ゲート伝搬遅延を考慮したクロストーク故障の検査入力生成手法
- 14th IEEE VLSI Test Symposium報告
- マルコフビット誤りチャネルにおける ARQ 方式のスループット特性
- 反復伝送を用いたハイブリッド Go-Back-N ARQ 方式のトラヒック解析
- テスト数制限下でのテスト入力集合の選択手法について (テストと設計検証論文特集)
- 多重故障に対するテスト生成の効率的手法について
- 並列ベクトルペア解析を用いた多重縮退故障のテスト生成について
- 並列ベクトルペア解析を用いた多重縮退故障のテスト生成について
- パス遅延故障のテストと冗長性判定について
- 多重故障に対するテスト生成の効率的手法について
- 含意操作に基づいた論理回路の簡単化手法について
- 短縮スキャンシフトによる順序回路のテスト
- 組込み電流テストのためのテスト回路とテスト生成手法