I_<DDQ>計測による故障検出と故障診断
スポンサーリンク
概要
- 論文の詳細を見る
正常なCMOS回路の静的電源電流(I_<DDQ>)は微小であるが, 回路内の欠陥により静的電源電流が増大することが多い.このため, I_<DDQ>計測で得られる情報はCMOS回路のテストと欠陥解析に役立つ.また, 従来から用いられてきた縮退故障モデルと論理テストでは対処できない欠陥がCMOS回路に存在するので, I_<DDQ>情報は質の高いテストと効率的な欠陥解析を行うために不可欠でもある.本論文では, I_<DDQ>テストにおいて多用されるトランジスタ短絡故障モデルを用いて, I_<DDQ>テストの原理, I_<DDQ>テストベクトルの選択手法およびI_<DDQ>情報と外部出力論理値情報の併用による故障診断手法について延べる.
- 日本信頼性学会の論文
- 1997-06-10
著者
-
玉本 英夫
秋田大学工学資源学部情報工学科
-
玉本 英夫
秋田大学鉱山学部情報工学科
-
温 暁青
シンテスト・テクノロジース
-
温 暁青
秋田大学鉱山学部情報工学科
-
樹下 行三
大阪大学大学院工学研究科応用物理専攻
-
樹下 行三
大阪学院大 情報
関連論文
- 手指用モーションキャプチャを利用した手の動き再現のためのCG制作技術
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (コンカレント工学)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (信号処理)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (VLSI設計技術)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について (回路とシステム)
- 秋田大学の教育を考える
- セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成
- 磁気式モーションキャプチャにおけるレシーバ位置・角度のキャリブレーションの試み
- 産学官連携による民俗芸能伝承のためのディジタルコンテンツ制作技術の開発
- セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成(ディペンダブルコンピューティング)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
- CAS2010-6 セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
- セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
- 身体動作解説コンテンツ作成システム
- MPEG-7による身体動作データアーカイブの構築
- D-12-123 身体動作解説のためのカメラワーク生成システム(D-12.パターン認識・メディア理解B(コンピュータビジョンとコンピュータグラフィックス),一般セッション)
- CGを用いた身体動作解説コンテンツ作成ツールの提案
- 骨格構造人体モデルを用いた舞踊演技のクラスタリングと特徴抽出
- D-12-8 姿勢クラスタリングを用いた舞踊符自動生成のための動作の分割化(D-12. パターン認識・メディア理解,一般セッション)
- D-4-22 MPEG-7による包括的な舞踊データアーカイブの開発(D-4. データ工学,一般セッション)
- D-12-19 動作名を検索キーとして用いる身体動作データの類似検索(D-12.パターン認識・メディア理解,一般講演)
- 動作名により検索可能な動作データベースの構築(文書・文字メディアの認識・理解, 一般)
- 動作名により検索可能な動作データベースの構築(文書・文字メディアの認識・理解, 一般)
- 動作名により検索可能な動作データベースの構築
- 動作名により検索可能な動作データベースの構築
- モーションキャプチャデータからの基本動作分割点の自動検出(画像情報)
- D-12-149 動作プリミティブ抽出と舞踊符作成支援システム
- 動作プリミティブ抽出と舞踊符割当ての自動化
- 舞踊符による身体動作記述システム
- モーションキャプチャデータ公開のためのFlashを利用した3Dビューアの開発
- 舞踊符による動作の記述法の提案
- A-16-22 舞踊符による3次元モーションデータの合成
- A-16-21 舞踊符による動作の記術法の提案
- 指紋照合とICカードによる本人認証方式とその安全性評価
- 医療情報のネットワーク化とその安全性評価
- SREEP : SR等価回路を用いたセキュアスキャン設計支援ツール(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
- SREEP : SR等価回路を用いたセキュアスキャン設計支援ツール(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
- MPEG-7による身体動作データアーカイブの構築
- IDDQテストを対象としたテスト系列の圧縮法 (テストと設計検証論文特集)
- 順序回路のためのIDDQテスト生成手法について
- IDDQテストのための順序回路のブリッジ故障に対するテスト生成
- モーションキャプチャデータ公開のための Flash を利用した3Dビューアの開発
- CMOS論理回路のランダムパターンによる組込み電流テスト
- 語句が持つ動作の特徴を用いた身体動作データの類似検索法
- テスト系列短縮のための部分的並列なスキャンチェーンの構成法
- 状態遷移を用いた短縮スキャンシフトによる順序回路のテスト
- 部分2重化とI_テストによる論理回路のランダムテスト容易化手法
- トランジスタ短絡故障モデルにおける等価故障解析について
- I_計測による故障検出と故障診断
- トランジスタ短絡故障のI_テストベクトルの選択について
- プリッジ故障のIDDQテスト用ベクトルの選択について
- 部分二重化による論理回路のランダムテスト容易化
- 全可観測な環境での綜合的なテスト容易化手法
- 全可観測な環境でのNAND論理回路のスタックオ-プン故障の検査手法について
- 両眼立体視による位置計測の誤差
- ハーストパラメータとネットワークトラフィック量変化との相関
- セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成について(安全性及び一般)
- Webサービス統合による自動記入エージェントの実現方式(分析・設計技法)
- フォーム自動記入のためのWebサービス変換フレームワークの開発
- フォーム自動記入のためのサービス統合フレームワーク実現方式(開発支援)
- 民俗芸能の舞踊を伝承するための記録・保存技術の開発
- 中間故障電圧値を扱う故障シミュレーションの高速化について
- 低消費電力設計とそのテスタビリティに関する考察
- 論理最適化手法を用いた消費電力の低減化手法
- 論理最適化手法を用いた消費電力の低減化手法
- 順序回路のブリッジ故障に対するIDDQテストのための静的なテスト系列圧縮法 (テストと設計検証論文特集)
- ベクトルペア解析を用いた論理設計誤りの診断について
- 同期式順序回路のクロストーク故障に対する故障シミュレーション
- 同期式順序回路のクロストーク故障に対する故障シミュレーション
- 到達不能状態に基づく順序回路の冗長信号線の同時除去法
- フリップフロップ集合の分割による到達不能状態の探索法
- 並列チャネルシステムにおけるGo-Back-N ARQ方式の特性解析
- 含意を用いた多段論理回路簡単化手法の高速化に関する研究
- 高信頼度マルチキャストのための分散型ARQプロトコルの性能評価
- 共有バッファ型マルチキャストATMスイッチにおける一般化2レベル優先制御
- ファンアウト依存型優先制御を用いた共有バッファ型マルチキャストATMスイッチ
- 到達不能状態に基づく順序回路の冗長信号線の同時除去法
- RSE符号を用いたハイブリッドARQ方式のマルチキャスト通信への応用
- 到達不能状態に基づく順序回路の冗長除去手法
- テスト生成の静的学習における間接含意の習得法について
- 順序回路の非スキャンテスト容易化設計法
- 部分回路除去に対する含意関係の不変性について
- 到達不能状態を用いた順序回路の冗長除去
- リタイミングと冗長除去を用いた順序回路の簡単化
- 組合せ回路の冗長除去における含意関係の不変性について
- リタイミングと冗長除去を用いた順序回路の簡単化
- 組合せ回路の冗長除去における含意関係の不変性について
- 非冗長組合せ回路と極小テスト集合の同時生成について
- Webアプリケーションラッピングによるシラバス情報システムの統合
- 民俗芸能の舞踊を伝承するための記録・保存技術の開発
- 身体動作解説コンテンツ作成システム(デジタルミュージアム・アーカイビング)
- 舞踊学習用CGにおけるカメラワーク生成のためのショット決定手法
- デュアルポートRAMにおける2重カップリング故障の組込みテスト手法
- CMOSスタティックメモリ回路の電流テスト手法
- 遺伝的アルゴリズムを用いた組込み型多重重み付けランダムテストの最適化手法
- 分散システムにおけるソフトウェアフォールトトレランス
- メモリにおけるテスト容易化設計法 (VLSIのテスト容易化設計)
- シフトレジスタ準等価な回路を用いたセキュアでテスト容易なスキャン設計について(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)
- シフトレジスタ準等価な回路を用いたセキュアでテスト容易なスキャン設計について(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)