レイアウト情報を用いた故障候補エリアの抽出(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
スポンサーリンク
概要
- 論文の詳細を見る
本論文では,CADによるレイアウト情報を用いた故障候補エリアの抽出について述べる.集積度の高い回路においては,ブリッジ故障が2線間のみならず複数信号線に影響をもたらす可能性がある.本研究では,2信号線間のブリッジ故障と3信号線間のブリッジ故障を仮定し,その故障候補エリアの抽出法を提案する.本手法では,信号線間の距離が,ある一定間隔内である信号線の組をブリッジ故障候補とし,その間隔内に存在する3つの信号線の組を複数信号線間ブリッジ故障候補として抽出する.CADツールより得られるレイアウト情報から,2信号線間および,3信号線間のブリッジ故障候補エリアの抽出を行う手法について提案し,ベンチマーク回路に対するブリッジ故障候補エリア抽出実験から得られた故障候補エリア数とゲートレベルにて仮定される2線間のブリッジ故障数との比較結果を示す.
- 社団法人情報処理学会の論文
- 2004-12-01
著者
-
四柳 浩之
徳島大学大学院
-
橋爪 正樹
徳島大学大学院
-
為貞 建臣
徳島大学
-
藤本 佳照
徳島大学大学工学部
-
為貞 建臣
徳島大学大学工学部
-
橋爪 正樹
徳島大学大学院ソシオテクノサイエンス研究部 情報ソリューション部門
-
為貞 建臣
徳島大学工学部
-
四柳 浩之
徳島大学大学院ソシオテクノサイエンス研究部
関連論文
- 交流電界印加時の電流テストによるCMOS LSIのリード浮き検出のための印加交流電圧
- 抵抗性オープン故障のモデル化とそのテスト生成について (ディペンダブルコンピューティング)
- 故障励起関数を利用したオープン故障の診断法
- 抵抗性オープン故障のモデル化とそのテスト生成について(テスト生成,VLSI設計とテスト及び一般)
- TEGチップのデジタル測定によるオープン故障のモデル化の検討(故障モデル・故障許容・故障診断,VLSI設計とテスト及び一般)
- 学生証による出席管理のためのICカードリーダーの試作
- 故障励起関数を利用したオープン故障の診断法(ディペンダブルコンピューティング)
- D-10-12 抵抗ラダー型DACの電流テスト容易化設計(D-10. ディペンダブルコンピューティング,一般セッション)
- D-10-13 多重縮退故障に対応するビアオープンとそのテスト生成についての一考察(D-10. ディペンダブルコンピューティング,一般セッション)
- D-10-14 隣接線への論理値割当を行う断線故障検査用テスト生成(D-10. ディペンダブルコンピューティング,一般セッション)