藤田 昌宏 | 東京大学大学院工学系研究科電子工学

スポンサーリンク

概要

• 同名の論文著者
• 東京大学大学院工学系研究科電子工学の論文著者

関連著者

• 藤田 昌宏

  東京大学大学院工学系研究科電子工学

• 松本 剛史

  東京大学大規模集積システム設計教育研究センター

• 藤田 昌宏

  東京大学大規模集積システム設計教育研究センター:科学技術振興機構戦略的創造研究推進事業crest

• 藤田 昌宏

  富士通研

• 藤田 昌宏

  富士通研究所人工知能研究部

• 藤田 昌宏

  東京大学大規模集積システム設計教育研究センター(vdec)|科学技術振興機構戦略的創造研究推進事業crest

• 小松 聡

  東京大学大規模集積システム設計教育研究センター

• 藤田 昌宏

  国立札幌病院

• 西原 佑

  東京大学大学院工学系研究科電気系工学専攻

• 藤田 昌彦

  東京工業大学 大学院社会理工学研究科

• 藤田 昌宏

  埼玉大学大学院理工学研究科

• 吉田 浩章

  東京大学大学院工学系研究科

• 藤田 昌宏

  東京大学大規模集積システム設計教育研究センター

• 吉田 浩章

  東京大学大規模集積システム設計教育研究センター(vdec)|科学技術振興機構戦略的創造研究推進事業crest

• 藤田 昌宏

  東京大学、大規模集積システム設計教育研究センター

• 藤田 昌宏

  東京大学大規模集積システム設計教育研究センター|科学技術振興機構戦略的創造研究推進事業crest

• Masahiro Fujita

  VLSI Design and Education Center, the University of Tokyo

• 藤田 昌宏

  東京大学VDEC

• FUJITA Masahiro

  VLSI Design and Education Center (VDEC), The University of Tokyo

• Fujita M

  Sony Corp.

• Fujita Masahiro

  Faculty Of Engineering University Of Tokyo

• 藤田 昌宏

  東京大学大規模集積システム設計教育研究センター(VDEC):科学技術振興機構戦略的創造研究推進事業CREST

• 李 蓮福

  東京大学大学院工学系研究科電気系工学専攻

• 瀬戸 謙修

  東京都市大学工学部

• 吉田 浩章

  東京大学大規模集積システム設計教育研究センター

• 瀬戸 謙修

  東京大学大規模集積システム設計教育研究センター

• 吉田 浩章

  東北大学電気通信研究所

• Fujita Masahiro

  Vlsi Design And Education Center (vdec) The University Of Tokyo

• 藤田 昌宏

  東京大学工学系研究科

• 石川 悠司

  東京大学大学院工学系研究科電子工学専攻

• 齋藤 寛

  東京大学先端科学技術研究センター

• 松井 健

  東京大学大学院工学系研究科電子工学専攻

• Fujita Masahiro

  Vlsi Design And Education Center The University Of Tokyo

• 小島 慶久

  東京大学大学院工学系研究科電子工学専攻

• 佐々木 俊介

  東京大学

• 渡邊 翔太

  東京大学大学院工学系研究科

• 原田 裕基

  東京大学大学院工学系研究科電気系工学専攻

• 安藤 大介

  東京大学大学院工学系研究科電子工学専攻

• Masahiro Fujita

  Vlsi Design And Education Center The Tokyo University Japan|crest Japan Science And Technology Agenc

• 佐々木 俊介

  東京大学大学院工学系研究科電子工学専攻

• 森下 賢志

  東京大学工学部電子工学科

• 谷田 英生

  東京大学大学院工学系研究科電気系工学専攻

• 余宮 尚志

  株式会社東芝ソフトウェア技術センター

• 藤田 昌宏

  東京大学工学部電子工学専攻

• 高 飛

  東京大学大学院工学系研究科電子工学専攻

• PARK GiLark

  Samsung Electronics Co., Ltd.

• KANG SeongWoon

  Samsung Electronics Co., Ltd.

• 浜村 博史

  Samsung Electronics Co., Ltd.

• 原田 裕基

  東京大学工学部電子工学科

• 許 金美

  東京大学大学院工学系研究科電子工学専攻

• Komatsu Satoshi

  Vlsi Design And Education Center (vdec) The University Of Tokyo

• 田辺 健

  東京大学大学院工学系研究科

• 浜村 博史

  Samsung Electronics Co. Ltd.

• Park Gilark

  Samsung Electronics Co. Ltd.

• Kang Seongwoon

  Samsung Electronics Co. Ltd.

• 李 在城

  東京大学大学院工学系研究科電気系工学専攻

• 城 怜史

  東京大学大学院工学系研究科電気系工学専攻

• 余宮 尚志

  株式会社東芝

• 高田 広章

  豊橋技術科学大学

• 本田 晋也

  豊橋技術科学大学 情報工学系

• 木下 常雄

  SpecC Technology Open Consortium事務局

• 石井 忠俊

  (株)インターデザイン・テクノロジー

• 酒井 良哲

  (株)東芝

• Olivarez Mike

  Motorola, Inc.

• 冨山 宏之

  (財)九州システム情報技術研究所

• 竹井 良彦

  松下通信工業(株)

• 田中 英彦

  東京大学工学部

• KOMATSU Satoshi

  VLSI Design and Education Center (VDEC), The University of Tokyo

• Olivarez Mike

  Motorola Inc.

• 石井 忠俊

  株式会社インターデザイン・テクノロジー

• 元岡 達

  東京大学工学部電気工学科

• 石川 悠司

  東京大学工学部電子情報工学科

• 西原 佑

  東京大学工学部電子工学科

• 安藤 大介

  東京大学工学部電子工学科

• 元岡 達

  東京大学

• Krishnamoorthy Ratna

  Department Of Electronics Engineering The University Of Tokyo

• Varadarajan Keshavan

  CAD Lab, Supercomputing Education and Research Centre, Indian Institute of Science

• Alle Mythri

  CAD Lab, Supercomputing Education and Research Centre, Indian Institute of Science

• Narayan Ranjani

  Morphing Machines Pvt. Ltd., Entrepreneurship Center, Indian Institute of Science

• Nandy S

  CAD Lab, Supercomputing Education and Research Centre, Indian Institute of Science

• Nandy S

  Cad Lab Supercomputing Education And Research Centre Indian Institute Of Science

• Alle Mythri

  Cad Lab Supercomputing Education And Research Centre Indian Institute Of Science

• Narayan Ranjani

  Morphing Machines Pvt. Ltd. Entrepreneurship Center Indian Institute Of Science

• Varadarajan Keshavan

  Cad Lab Supercomputing Education And Research Centre Indian Institute Of Science

• 元岡 達

  東京大学工学部教授

• Matsumoto Takeshi

  Vlsi Design And Education Center (vdec) The University Of Tokyo

• 大島 浩資

  東京大学大学院工学系研究科電気系工学専攻

• 山下 茂

  立命館大学情報理工学部

• 久保 賢生

  東京大学大学院工学系研究科

• Liu Yu

  Department Of Chemical And Material Engineering Chang Gung University

• 齋藤 寛

  会津大学コンピュータ理工学部 コンピュータハードウェア学科

• 佐々木 俊介

  東京大学工学部電子情報工学科

• 瀬戸 謙修

  東京都市大学

• 田中 輝明

  三菱電機(株)

• 佐々木 俊介

  東京大学|現在,東芝

• NISHIHARA Tasuku

  Department of Electronics Engineering, The University of Tokyo

• MATSUMOTO Takeshi

  VLSI Design and Education Center (VDEC), The University of Tokyo

• FUJITA MASAHIRO

  Department of Pathology, Keiyukai Sapporo Hospital

• 田川 貴聡

  東京大学大学院工学系研究科電気系工学専攻

• 小野 翔平

  東京大学工学部電子情報工学科

• Komatsu Satoshi

  Univ. Of Tokyo Tokyo Jpn

• 山下 茂

  立命館大学

• サクンコンチャック タンヤパット

  東京大学大規模集積システム設計教育研究センター

• Liu Yu

  Department Of Electronics Engineering University Of Tokyo

• 齋藤 寛

  会津大学コンピュータ理工学部

• 松井 健

  東京大学工学部電子情報工学科

• 斎藤 寛

  東京大学先端科学技術研究センター

• Nishihara Tasuku

  Department Of Electronics Engineering The University Of Tokyo

• Fujita Masahiro

  Department Of Anatomy Sapporo Medical University

• 福井 啓

  東京大学大学院工学系研究科電気系工学専攻

• Shankar Subash

  Dept. Of Computer Science City University Of New York

• Hiroaki Yoshida

  Vlsi Design And Education Center The University Of Tokyo

• Liu Yu

  Department Of Cardiology Anzhen Hospital Capital Medical University

• 小野 翔平

  東京大学大学院工学系研究科電気系工学専攻

• 野中 倫明

  東京都立大塚病院 外科

• 吉瀬 謙二

  東京工業大学大学院情報理工学研究科

• 浅田 邦博

  東京大学大規模集積システム設計教育研究センター

• 中村 宏

  東京大学先端科学技術研究センター

• 南谷 崇

  東京大学先端科学技術研究センター

• 藤田 昌宏

  東大小児科

• 安浦 寛人

  九大

• 高田 広章

  豊橋技科大

• 谷澤 哲

  富士通

• 吉田 憲司

  半導体理工学研究センター

• WATANABE Yosinori

  Cadence Berkeley Labs.

• 五島 正裕

  東京大学情報理工学系研究科

• 坂井 修一

  東京大学情報理工学研究科電子情報学専攻

• 吉瀬 謙二

  東京工業大学

• 坂井 修一

  東京大学

• 浅田 邦博

  東京大学大学院工学系研究科電子工学専攻

• 小島 慶久

  東京大学工学系研究科電子工学専攻

• 黒羽 毅

  東京大学工学系研究科電子工学専攻

• Hiroaki Yoshida

  VLSI Design and Education Center, the University of Tokyo

• SAKUNKONCHAK Thanyapat

  VLSI Design and Education Center (VDEC), The University of Tokyo

• GiuseppeDiGuglielmo

  VLSI Design and Education Center, The Tokyo University, Japan|CREST, Japan Science and Technology Ag

• Franco Fummi

  University of Verona, Italy

• Graziano Pravadelli

  University of Verona, Italy

• Stefano Soffia

  University of Verona, Italy

• Franco Fummi

  University Of Verona Italy

• 吉田 憲司

  (株)半導体理工学研究センター

• 田川 貴聡

  東京大学工学部電子工学科

• Stefano Soffia

  University Of Verona Italy

• 藤田 昌宏

  東京大学

• 瀬戸 謙修

  東京大学工学部電子工学科

• 坂井 修一

  東京大学 情報理工学系研究科

• Prasad Mukul

  Trusted Systems Innovation Group, Fujitsu Laboratories of America

• Rajan Sreeranga

  Trusted Systems Innovation Group, Fujitsu Laboratories of America

• Rajan Sreeranga

  Trusted Systems Innovation Group Fujitsu Laboratories Of America

• Komatsu S

  Univ. Tokyo Tokyo Jpn

• Komatsu Satoshi

  Vlsi Design And Education Center The University Of Tokyo

• Prasad Mukul

  Trusted Systems Innovation Group Fujitsu Laboratories Of America

• Matsumoto Takeshi

  Department Of Biomechanical Engieering Graduate School Of Engineering Scien

• Graziano Pravadelli

  University Of Verona Italy

• Sakunkonchak Thanyapat

  Vlsi Design And Education Center (vdec) The University Of Tokyo

• 藤田 昌宏

  東大

• 佐々木 俊介

  東京大学|現在 東芝

• GAO Shanghua

  Department of Electronics Engineering, The University of Tokyo

• YOSHIDA Hiroaki

  VLSI Design and Education Center, The University of Tokyo

• SETO Kenshu

  VLSI Design and Education Center, The University of Tokyo

• 浅田 邦博

  東京大学大学院工学系研究科

• Fujita M

  Vlsi Design And Education Center (vdec) The University Of Tokyo

• Seto Kenshu

  Vlsi Design And Education Center The University Of Tokyo

• 瀬戸 謙修

  東京大学工学系研究科電子工学専攻

• Gao Shanghua

  Department Of Electronics Engineering The University Of Tokyo

• Saito Hiroshi

  Department Of Cardiovascular Medicine Osaka University Graduate School Of Medicine

• Yoshida Hiroaki

  Vlsi Design And Education Center The University Of Tokyo

• Fujita Masahiro

  Vlsi Design And Education Center (vdec) The University Of Tokyo And Jst Crest

• ALIZADEH Bijan

  VLSI Design and Education Center (VDEC), The University of Tokyo and JST CREST

• Masahiro Fujita

  Vlsi Design And Education Center The University Of Tokyo

• Alizadeh Bijan

  Vlsi Design And Education Center (vdec) The University Of Tokyo And Jst Crest

• Matsumoto Takeshi

  Department Of Electronics Engineering The University Of Tokyo

• Matsumoto Takeshi

  Department Of Biology Faculty Of Science Kumamoto University

• 清水 修一

  東京大学大学院工学系研究科電気系工学専攻

• Matsumoto Takeshi

  Vlsi Design And Education Center The University Of Tokyo

• LEE Yeonbok

  Department of Electrical Engineering and Information Systems, The University of Tokyo

• Lee Yeonbok

  Department Of Electrical Engineering And Information Systems The University Of Tokyo

• 五島 正裕

  東京大学情報理工学研究科電子情報学専攻

• 吉田 浩章

  東京大学大規模集積システム設計教育研究センター(VDEC):科学技術振興機構戦略的創造研究推進事業CREST

• Ranjani Narayan

  Morphing Machines, Bangalore, India

• Saptarsi Das

  CAD Lab, SERC, Indian Institute of Science, Bangalore, India

• Takeshi Matsumoto

  VLSI Design and Education Center, The University of Tokyo

• Tasuku Nishihara

  Department of Electronics Engineering, The University of Tokyo

• Kenshu Seto

  Tokyo City University

• Ratna Krishnamoorthy

  Department of Electronics Engineering, The University of Tokyo

• Keshavan Varadarajan

  CAD Lab, SERC, Indian Institute of Science, Bangalore, India

• Mythri Alle

  CAD Lab, SERC, Indian Institute of Science, Bangalore, India

• Masahiro Fujita

  The University of Tokyo

• Saito Hiroshi

  Department of Applied Chemistry, Graduate School of Engineering, Tohoku University

もっと見る 閉じる

著作論文

• A method of reproducing input/output error trace on high-level design for hardware debug support (ディペンダブルコンピューティング)
• TA-1-3 高位検証技術の基礎
• 「システムLSIの設計技術と設計自動化」の編集にあたって
• 算術演算回路のデバッグ支援技術
• SpecC言語に基づくシステムレベル設計手法
• LSIの設計品質はCADツールの使いこなしが決める! : CAD技術の研究開発なくして高性能LSIはない
• 問題点のまとめと1つの提案
• システムLSIの設計技術・設計支援技術(CAD技術)に関する問題点
• 設計再利用のためのIPライブラリ検索システム(上流設計技術(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• SATアルゴリズムの最新動向
• 上位設計記述におけるダイナミックプログラムスライシングを用いたポストシリコンデバッグ支援手法(デバック,組込技術とネットワークに関するワークショップETNET2009)
• 上位設計記述におけるダイナミックプログラムスライシングを用いたポストシリコンデバッグ支援手法(デバッグ,組込技術とネットワークに関するワークショップETNET2009)
• 専用プロセッサ用命令セットの自動生成手法の提案と実装
• ハードウェアデバッグ支援のためのエラー入出力トレースの上位レベル設計における再現手法(高位レベルテスト・検証,VLSI設計とテスト及び一般)
• 準形式的モデル検査のハードウェア実装による高速化の検討(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
• 算術演算回路のデバッグ支援技術
• SpecC言語に基づくシステムレベル設計手法
• SpecC言語に基づくシステムレベル設計手法
• Performance-Constrained Transistor Sizing for Different Cell Count Minimization
• AI-1-4 超ディペンダブルVLSIへの挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
• 製造後デバッグのための入出力シーケンススライシング手法(設計/テスト/検証)
• Synchronization Verification in System-Level Design with ILP Solvers(System Level Design,VLSI Design and CAD Algorithms)
• 電子系・機械系協調設計における設計検証法に関する検討(実時間処理,組込システム及び一般)
• 電子系・機械系協調設計における設計検証法に関する検討(実時間処理,組込システム及び一般)
• 充足可能性判定に基づくシステムレベルデバッグ支援手法におけるバグモデルの導入による効率化
• 上位設計記述の解析を利用した製造後機能テストの効率化
• 動的パッチ読み出し機構を備えた製造後機能修正可能アクセラレータ
• EFSM-based Weight-oriented Concolic Testing for Embedded Software
• 依存グラフを用いた局所的な記号シミュレーションによるC言語記述に対する等価性検証手法の提案(システムLSI設計及び一般)
• 依存グラフを用いた局所的な記号シミュレーションによるC言語記述に対する等価性検証手法の提案(システムLSI設計及び一般)
• C言語を対象とした記述間の差異に基づく効率的な等価性検証手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• C言語を対象とした記述間の差異に基づく効率的な等価性検証手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• C言語でのハードウェア記述に対する効率的な等価性検証手法の提案(システム設計及び一般)
• C言語でのハードウェア記述に対する効率的な等価性検証手法の提案(システム設計及び一般)
• ループ融合を利用した複数のforループからのパイプラインハードウェア合成
• ループ融合を利用した複数の for ループからのパイプラインハードウェア合成
• システムレベル設計記述に対する具体値・記号値シミュレーションによる入力パターンの自動生成手法(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
• システムレベル設計記述に対する具体値・記号値シミュレーションによる入力パターンの自動生成手法(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
• システムレベル設計記述に対する具体値・記号値シミュレーションによる入力パターンの自動生成手法(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
• システムレベル設計記述に対する具体値・記号値シミュレーションによる入力パターンの自動生成手法(SoC・解析,組込技術とネットワークに関するワークショップETNET2008)
• 1M-5 ワードレベル論理式の充足可能性判定問題を利用したシステムレベル設計デバッグ支援手法(モデリング・上流設計,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
• 設計固有セルライブラリの自動生成手法(論理設計,デザインガイア2009-VLSI設計の新しい大地)
• Increasing yield using partially-programmable circuits (VLSI設計技術)
• 設計固有セルライブラリの自動生成手法(論理設計,デザインガイア2009-VLSI設計の新しい大地-)
• Increasing yield using partially-programmable circuits (ディペンダブルコンピューティング)
• チップ内プログラマブル配線向け形式的検証手法(暗号処理回路,システムオンシリコンを支える設計技術)
• リンク長及びレイテンシ制約下でのネットワークオンチップのトポロジ自動生成(ネットワークオンチップ,システムオンシリコンを支える設計技術)
• 内部等価点の推定によるルールベース高位検証の高精度化(高位検証,デザインガイア2008-VLSI設計の新しい大地)
• 反例を利用した網羅性の高いプロパティ集合生成手法(高位検証,デザインガイア2008-VLSI設計の新しい大地)
• メモリアクセスおよびリソース共有を行うカスタム命令自動生成手法(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
• メモリアクセスおよびリソース共有を行うカスタム命令自動生成手法(FPGA・低消費電力設計・システムレベル合成,システム設計及び一般)
• 充足可能性判定を利用した最適コード生成手法
• 反例を利用した網羅性の高いプロパティ集合生成手法(高位検証,デザインガイア2008-VLSI設計の新しい大地)
• 反例を利用した網羅性の高いプロパティ集合生成手法(高位検証,デザインガイア2008-VLSI設計の新しい大地-)
• 既存設計の再利用を考慮したSoCの仕様記述手法と上位設計方法論
• ハードウェア設計における設計資産の仕様記述およびその検証手法(上流設計技術(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• 設計再利用のためのIPライブラリ検索システム(上流設計技術(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• ハードウェア設計における設計資産の仕様記述およびその検証手法(上流設計技術(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• プロトコル表現効率化に基づくプロトコル変換器合成手法に関する研究(組込技術とネットワークに関するワークショップETNET2006)
• プロトコル表現効率化に基づくプロトコル変換器合成手法に関する研究(組込技術とネットワークに関するワークショップETNET2006)
• プロトコル表現効率化に基づくプロトコル変換器合成手法に関する研究(組込技術とネットワークに関するワークショップETNET2006)
• 分割二分決定グラフによる有限状態機械の到達可能性解析の PC クラスタを用いた並列実装手法の提案(設計技術と設計自動化)(情報システム論文)
• 分割二分決定グラフによる有限状態機械の到達可能性解析のPCクラスタを用いた並列実装手法の提案
• 仮想マルチプロセッサモデルに基づく高速SoCプロトタイピング手法(高位設計1,デザインガイア2010-VLSI設計の新しい大地-)
• 仮想マルチプロセッサモデルに基づく高速SoCプロトタイピング手法(高位設計1,デザインガイア2010-VLSI設計の新しい大地-)
• 高性能SoCプロトタイプのFPGA実装方式の検討(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
• 高性能SoCプロトタイプのFPGA実装方式の検討(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
• システムレベル設計における並列動作の同期に関するデバッグ支援手法(デバック,組込技術とネットワークに関するワークショップETNET2009)
• 上位設計記述におけるダイナミックプログラムスライシングを用いたポストシリコンデバッグ支援手法(デバック,組込技術とネットワークに関するワークショップETNET2009)
• システムレベル設計における並列動作の同期に関するデバッグ支援手法(デバック,組込技術とネットワークに関するワークショップETNET2009)
• システムレベル設計における並列動作の同期に関するデバッグ支援手法(デバッグ,組込技術とネットワークに関するワークショップETNET2009)
• 上位設計記述におけるダイナミックプログラムスライシングを用いたポストシリコンデバッグ支援手法(デバッグ,組込技術とネットワークに関するワークショップETNET2009)
• システムレベル設計における並列動作の同期に関するデバッグ支援手法(デバッグ,組込技術とネットワークに関するワークショップETNET2009)
• 順序回路の上位設計記述における等価性指定の自動化手法(高位検証,FPGA応用及び一般)
• 仕様から自動生成されたプロパティによるプロトコル変換機の形式的検証手法(高位検証,FPGA応用及び一般)
• 仕様から自動生成されたプロパティによるプロトコル変換機の形式的検証手法(高位検証,FPGA応用及び一般)
• 順序回路の上位設計記述における等価性指定の自動化手法(高位検証,FPGA応用及び一般)
• 順序回路の上位設計記述における等価性指定の自動化手法(高位検証,FPGA応用及び一般)
• 積グラフ探索を利用した実用的なプロトコル変換器の自動合成と検証(システムオンシリコン設計技術並びにこれを活用したVLSI)
• 積グラフ探索を利用した実用的なプロトコル変換器の自動合成と検証(システムオンシリコン設計技術並びにこれを活用したVLSI)
• IP再利用のための動的再構成可能プロトコル変換器合成手法(設計・最適化技術)
• 動作合成前後の設計記述に対する記号シミュレーションによる形式的等価性検証の検討(検証・シミュレーション,システム設計及び一般)
• 動作合成前後の設計記述に対する記号シミュレーションによる形式的等価性検証の検討(検証・シミュレーション,システム設計及び一般)
• 動作合成前後の設計記述に対する記号シミュレーションによる形式的等価性検証の検討
• 状態遷移表現への変換に基づくハードウェア/ソフトウェア協調設計の形式的検証手法(ハードウェア,フォーマルアプローチ論文)
• 組込みシステムのシステムレベル設計におけるオブジェクト指向技術の応用(組込技術とネットワークに関するワークショップETNET2006)
• 組込みシステムのシステムレベル設計におけるオブジェクト指向技術の応用(組込技術とネットワークに関するワークショップETNET2006)
• 組込みシステムのシステムレベル設計におけるオブジェクト指向技術の応用(組込技術とネットワークに関するワークショップETNET2006)
• FSMへの変換に基づくHW/SW協調設計の形式的検証手法に関する研究(設計・合成, 組込技術とネットワークに関するワークショップ)
• FSMへの変換に基づくHW/SW協調設計の形式的検証手法に関する研究
• FSM への変換に基づく HW/SW 協調設計の形式的検証手法に関する研究(設計・合成, 組込技術とネットワークに関するワークショップ)
• トランスダクション法を用いた非同期制御回路最適化
• 時相論理によるハードウェア同期部の仕様記述とPrologによるその状態遷移表への自動合成法
• ハードウェア状態遷移表現のPrologによる検証
• 時相論理によるハードウェア仕様記述とPrologを用いたゲート回路の検証
• C. Mead and L. Conway, Introduction to VLSI Systems, Addison-Wesley, 1980(20世紀の名著名論)
• 1M-6 動作合成された束データ方式による非同期式回路とその動作仕様に対する等価性検証手法(モデリング・上流設計,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
• 2P-1 動的ウェブアプリケーションの操作に対する画面間遷移の網羅的検証(ソフトウェアの検査・検証,学生セッション,ソフトウェア科学・工学,情報処理学会創立50周年記念)
• システムレベル設計言語に対するフォールスパスを考慮した性能評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
• システムレベル設計言語に対するフォールスパスを考慮した性能評価(システムオンシリコン設計技術並びにこれを活用したVLSI)
• システムレベル設計に対する拡張システム依存グラフを利用した記述チェッカ(上流設計技術(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• システムレベル設計に対する拡張システム依存グラフを利用した記述チェッカ(上流設計技術(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• SpecC言語の依存グラフを利用したプログラムチェッカ(組込技術とネットワークに関するワークショップETNET2006)
• SpecC言語の依存グラフを利用したプログラムチェッカ(組込技術とネットワークに関するワークショップETNET2006)
• SpecC言語の依存グラフを利用したプログラムチェッカ(組込技術とネットワークに関するワークショップETNET2006)
• Reducing scheduling overheads in dynamically reconfigurable processors (VLSI設計技術)
• Reducing scheduling overheads in dynamically reconfigurable processors (コンピュータシステム)
• Reducing scheduling overheads in dynamically reconfigurable processors (リコンフィギャラブルシステム)
• SpecC 記述のプログラムスライシングを利用した未初期化変数・未使用変数の検出(高位設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
• SpecC 記述のプログラムスライシングを利用した未初期化変数・未使用変数の検出(高位設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
• データ符号化によるVLSIにおける低消費電力・高信頼データ伝送手法の検討(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• The AMS Extension to System Level Design Language-SpecC(System Level Design,VLSI Design and CAD Algorithms)
• Synchronization Mechanism for Timed/Untimed Mixed-Signal System Level Design Environment(Selected Papers from the 18th Workshop on Circuits and Systems in Karuizawa)
• 準形式的モデル検査のハードウェア実装による高速化の検討(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
• 準形式的モデル検査のハードウェア実装による高速化の検討(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
• UML と SpecC を用いたハードウェアの上位設計手法に関する検討(高位設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
• UML と SpecC を用いたハードウェアの上位設計手法に関する検討(高位設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
• UMLとSpecCを用いたハードウェアの上位設計手法に関する検討
• UMLとSpecCを用いたハードウェアの上位設計手法に関する検討
• UMLを用いた実時間・高信頼性組込みシステムの上位設計についての検討(実時間処理,組込システム及び一般)
• UMLを用いた実時間・高信頼性組込みシステムの上位設計についての検討(実時間処理,組込システム及び一般)
• インクリメンタル高位合成に向けた設計記述間差分の計算手法
• インクリメンタル高位合成に向けた設計記述間差分の計算手法
• SpecC言語によるハードウェア・ソフトウェア混在システム記述を対象としたプログラムスライシング手法の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
• SpecC言語によるハードウェア・ソフトウェア混在システム記述を対象としたプログラムスライシング手法の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
• システムレベル設計における同期検証フレームワークの提案(高位設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
• システムレベル設計における同期検証フレームワークの提案(高位設計-1, システムオンシリコン設計技術並びにこれを活用した VLSI)
• 仕様から自動生成されたプロパティによるプロトコル変換機の形式的検証手法(高位検証,FPGA応用及び一般)
• 仕様から自動生成されたプロパティによるプロトコル変換機の形式的検証手法(高位検証,FPGA応用及び一般)
• 順序回路の上位設計記述における等価性指定の自動化手法(高位検証,FPGA応用及び一般)
• Word-Level Equivalence Checking in Bit-Level Accuracy by Synthesizing Designs onto Identical Datapath
• C言語プログラムにおけるループ最適化に対するループ展開を伴わない等価性検証手法(検証)
• C言語プログラムにおけるループ最適化に対するループ展開を伴わない等価性検証手法(検証)
• C言語プログラムにおけるループ最適化に対するループ展開を伴わない等価性検証手法(検証,組込技術とネットワークに関するワークショップETNET2007)
• C言語プログラムにおけるループ最適化に対するループ展開を伴わない等価性検証手法(検証,組込技術とネットワークに関するワークショップETNET2007)
• Interconnect-Aware Pipeline Synthesis for Array-Based Architectures
• 準形式的モデル検査のハードウェア実装による高速化の検討(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
• 内部等価点の推定によるルールベース高位検証の高精度化(高位検証,デザインガイア2008-VLSI設計の新しい大地)
• 内部等価点の推定によるルールベース高位検証の高精度化(高位検証,デザインガイア2008-VLSI設計の新しい大地-)
• FPGAを用いたSmith-Waterman Algorithmの高速化(科学技術計算)
• Multi-Level Bounded Model Checking with Symbolic Counterexamples
• 高位合成ツールを利用したハードウェアアルゴリズムの最適化(最適化技術,システム設計及び一般)
• 反例と設計分割に基づく高位設計に対する効率的な設計修正支援手法(検証技術,システム設計及び一般)
• 形式的検証を用いたプロセッサエラー回復機構の耐性評価手法の検討(検証技術,システム設計及び一般)
• 論理関数の充足不可能性に注目した論理回路デバッグ手法の検討
• 論理関数の充足不可能性に注目した論理回路デバッグ手法の検討
• A Unified Framework for Equivalence Verification of Datapath Oriented Applications
• An Equivalence Checking Method for C Descriptions Based on Symbolic Simulation with Textual Differences(Simulation and Verification, VLSI Design and CAD Algorithms)
• ボトムアップ解析に基づくSpecC記述間の等価性検証(検証・シミュレーション,システム設計及び一般)
• ボトムアップ解析に基づくSpecC記述間の等価性検証(検証・シミュレーション,システム設計及び一般)
• An Automatic Method of Mapping I/O Sequences of Chip Execution onto High-level Design for Post-Silicon Debugging
• 論理関数の充足不可能性に注目した論理回路デバッグ手法の検討(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
• 論理関数の充足不可能性に注目した論理回路デバッグ手法の検討(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
• 動作レベル・レジスタ転送レベル混在設計記述向け高位合成手法(動作レベル設計と配線手法,システムオンシリコンを支える設計技術)
• 潜在的な依存関係を利用した高位設計デバッグ支援手法(システム設計,システム設計及び一般)
• 誤差を有するシステムのシミュレーション結果に対する統計的解析とそのハードウェアによる高速化(設計環境,システム設計及び一般)
• プログラム可能な素子を利用したゲートレベル回路のデバッグ手法
• プログラム可能な素子を利用した大規模回路の自動修復手法
• Data Flow Graph Partitioning Algorithms and Their Evaluations for Optimal Spatio-temporal Computation on a Coarse Grain Reconfigurable Architecture
• Performance Estimation with Automatic False-Path Detection for System-Level Designs
• Exact Minimum Factoring of Incompletely Specified Logic Functions via Quantified Boolean Satisfiability
• Custom Instruction Generation for Configurable Processors with Limited Numbers of Operands
• Trends in Formal Verification Techniques for C-based Hardware Designs
• プログラム可能な素子を利用した大規模回路の自動修復手法(検証・デバック技術,システム設計及び一般)
• プログラム可能な素子を利用したゲートレベル回路のデバッグ手法(検証・デバック技術,システム設計及び一般)

もっと見る 閉じる

スポンサーリンク