藤田 昌宏 | 東京大学大規模集積システム設計教育研究センター|科学技術振興機構戦略的創造研究推進事業crest
スポンサーリンク
概要
関連著者
-
藤田 昌宏
富士通研究所人工知能研究部
-
藤田 昌宏
東京大学大規模集積システム設計教育研究センター|科学技術振興機構戦略的創造研究推進事業crest
-
藤田 昌宏
東京大学、大規模集積システム設計教育研究センター
-
藤田 昌宏
東京大学大規模集積システム設計教育研究センター
-
藤田 昌宏
富士通研
-
藤田 昌宏
東京大学大学院工学系研究科電子工学
-
藤田 昌宏
東京大学大規模集積システム設計教育研究センター:科学技術振興機構戦略的創造研究推進事業crest
-
藤田 昌宏
埼玉大学大学院理工学研究科
-
藤田 昌宏
国立札幌病院
-
藤田 昌宏
東京大学大規模集積システム設計教育研究センター(VDEC):科学技術振興機構戦略的創造研究推進事業CREST
-
松本 剛史
東京大学大規模集積システム設計教育研究センター
-
藤田 昌宏
東京大学大規模集積システム設計教育研究センター(vdec)|科学技術振興機構戦略的創造研究推進事業crest
-
齋藤 寛
東京大学先端科学技術研究センター
-
吉田 浩章
東京大学大規模集積システム設計教育研究センター
-
吉田 浩章
東北大学電気通信研究所
-
吉田 浩章
東京大学大規模集積システム設計教育研究センター(vdec)|科学技術振興機構戦略的創造研究推進事業crest
-
李 在城
東京大学大学院工学系研究科電気系工学専攻
-
吉田 浩章
東京大学大学院工学系研究科
-
松永 裕介
富士通研究所人工知能研究部
-
角田 多苗子
(株)富士通研究所
-
小野 翔平
東京大学工学部電子情報工学科
-
松永 裕介
(株)富士通研究所 CAD 研究部
-
齋藤 寛
会津大学コンピュータ理工学部 コンピュータハードウェア学科
-
藤田 昌宏
(株)富士通研究所
-
田宮 豊
(株)富士通研究所
-
サクンコンチャック タンヤパット
東京大学大規模集積システム設計教育研究センター
-
サクンコンチャック タンヤパット
東京大学、大規模集積システム設計教育研究センター
-
小松 聡
東京大学、大規模集積システム設計教育研究センター
-
齋藤 寛
会津大学コンピュータ理工学部
-
福井 啓
東京大学大学院工学系研究科電気系工学専攻
-
城 怜史
東京大学大学院工学系研究科電気系工学専攻
-
松永 裕介
(株)富士通研究所
-
小野 翔平
東京大学大学院工学系研究科電気系工学専攻
-
大島 浩資
東京大学大学院工学系研究科電気系工学専攻
-
小松 聡
東京大学大規模集積システム設計教育研究センター
-
原田 裕基
東京大学大学院工学系研究科電気系工学専攻
-
Patrick C.
カリフォルニア大
-
藤沢 久典
富士通研
-
小松 聡
東京大学 大規模集積システム設計教育センター
-
松永 裕介
(株)冨士通研究所
-
藤田 昌宏
(株)冨士通研究所
-
田宮 豊
富士通研究所人工知能研究部
-
角田 多苗子
富士通研究所人工知能研究部
-
藤沢 久典
(株)富士通研究所
-
藤田 昌宏
東京大学 大規模集積システム設計教育研究センター
-
清水 修一
東京大学大学院工学系研究科電気系工学専攻
著作論文
- 依存グラフを用いた局所的な記号シミュレーションによるC言語記述に対する等価性検証手法の提案(システムLSI設計及び一般)
- 依存グラフを用いた局所的な記号シミュレーションによるC言語記述に対する等価性検証手法の提案(システムLSI設計及び一般)
- C言語を対象とした記述間の差異に基づく効率的な等価性検証手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- C言語を対象とした記述間の差異に基づく効率的な等価性検証手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- C言語でのハードウェア記述に対する効率的な等価性検証手法の提案(システム設計及び一般)
- C言語でのハードウェア記述に対する効率的な等価性検証手法の提案(システム設計及び一般)
- 上位設計記述の解析を利用した製造後機能テストの効率化 (ディペンダブルコンピューティング)
- 上位設計記述の解析を利用した製造後機能テストの効率化 (VLSI設計技術)
- 2分決定グラフを用いた推移的閉包計算アルゴリズムと形式的検証への応用
- Boolean Relationからの多段論理回路の合成
- Rectangular Dualに基づくマクロセル配置手法
- 大規模回路の多段論理簡単化について
- 2分決定グラフのための変数順決定アルゴリズムとその評価
- インクリメンタル高位合成に向けた設計記述間差分の計算手法 (ディペンダブルコンピューティング)
- インクリメンタル高位合成に向けた設計記述間差分の計算手法 (コンピュータシステム)
- システムレベル設計における同期検証フレームワークの提案
- システムレベル設計における同期検証フレームワークの提案
- データ符号化によるVLSIにおける低消費電力・高信頼データ伝送手法の検討
- データ符号化によるVLSIにおける低消費電力・高信頼データ伝送手法の検討(低消費)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- インクリメンタル高位合成に向けた設計記述間差分の計算手法
- インクリメンタル高位合成に向けた設計記述間差分の計算手法
- FPGAを用いたSmith-Waterman Algorithmの高速化(科学技術計算)
- 高位合成ツールを利用したハードウェアアルゴリズムの最適化(最適化技術,システム設計及び一般)
- 反例と設計分割に基づく高位設計に対する効率的な設計修正支援手法(検証技術,システム設計及び一般)
- 形式的検証を用いたプロセッサエラー回復機構の耐性評価手法の検討(検証技術,システム設計及び一般)
- 論理関数の充足不可能性に注目した論理回路デバッグ手法の検討
- 論理関数の充足不可能性に注目した論理回路デバッグ手法の検討
- ゲート回路シミュレーションにおけるGPGPUを利用したアサーション自動抽出
- 論理関数の充足不可能性に注目した論理回路デバッグ手法の検討(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
- 論理関数の充足不可能性に注目した論理回路デバッグ手法の検討(設計技術,組込み技術とネットワークに関するワークショップETNET2012)
- 動作レベル・レジスタ転送レベル混在設計記述向け高位合成手法(動作レベル設計と配線手法,システムオンシリコンを支える設計技術)
- 潜在的な依存関係を利用した高位設計デバッグ支援手法(システム設計,システム設計及び一般)
- 誤差を有するシステムのシミュレーション結果に対する統計的解析とそのハードウェアによる高速化(設計環境,システム設計及び一般)
- プログラム可能な素子を利用したゲートレベル回路のデバッグ手法
- プログラム可能な素子を利用した大規模回路の自動修復手法