吉田 浩章 | 東京大学大規模集積システム設計教育研究センター(vdec)|科学技術振興機構戦略的創造研究推進事業crest
スポンサーリンク
概要
関連著者
-
吉田 浩章
東京大学大規模集積システム設計教育研究センター(vdec)|科学技術振興機構戦略的創造研究推進事業crest
-
吉田 浩章
東京大学大学院工学系研究科
-
藤田 昌宏
東京大学大規模集積システム設計教育研究センター:科学技術振興機構戦略的創造研究推進事業crest
-
藤田 昌宏
東京大学大規模集積システム設計教育研究センター(vdec)|科学技術振興機構戦略的創造研究推進事業crest
-
藤田 昌宏
東京大学大学院工学系研究科電子工学
-
吉田 浩章
東北大学電気通信研究所
-
吉田 浩章
東京大学大規模集積システム設計教育研究センター
-
藤田 昌宏
富士通研
-
藤田 昌宏
富士通研究所人工知能研究部
-
藤田 昌宏
埼玉大学大学院理工学研究科
-
藤田 昌宏
国立札幌病院
-
藤田 昌宏
東京大学大規模集積システム設計教育研究センター(VDEC):科学技術振興機構戦略的創造研究推進事業CREST
-
谷田 英生
東京大学大学院工学系研究科電気系工学専攻
-
藤田 昌宏
東京大学大規模集積システム設計教育研究センター
-
藤田 昌宏
東京大学、大規模集積システム設計教育研究センター
-
藤田 昌宏
東京大学大規模集積システム設計教育研究センター|科学技術振興機構戦略的創造研究推進事業crest
-
李 蓮福
東京大学大学院工学系研究科電気系工学専攻
-
松本 剛史
東京大学大規模集積システム設計教育研究センター
-
森下 賢志
東京大学工学部電子工学科
-
余宮 尚志
株式会社東芝ソフトウェア技術センター
-
山下 茂
立命館大学
-
余宮 尚志
株式会社東芝
-
吉田 浩章
東京大学システム設計教育研究センター(VDEC)
-
藤田 昌宏
東京大学システム設計教育研究センター(VDEC)
-
山下 茂
立命館大学情報理工学部
-
小野 翔平
東京大学工学部電子情報工学科
-
松尾 惇士
立命館大学大学院理工学研究科
-
吉田 浩章
Fujitsu Laboratories of America, Inc
-
小松 聡
東京大学大規模集積システム設計教育研究センター
-
小島 慶久
東京大学大学院工学系研究科電子工学専攻
-
石川 悠司
東京大学大学院工学系研究科電子工学専攻
-
田川 貴聡
東京大学工学部電子工学科
-
田川 貴聡
東京大学大学院工学系研究科電気系工学専攻
-
吉田 浩章
東京大学大規模集積システム設計教育研究センター(VDEC):科学技術振興機構戦略的創造研究推進事業CREST
-
山下 茂
立命館大学大学院理工学研究科
著作論文
- 動的パッチ読み出し機構を備えた製造後機能修正可能アクセラレータ (画像工学)
- 動的パッチ読み出し機構を備えた製造後機能修正可能アクセラレータ (集積回路)
- 動的パッチ読み出し機構を備えた製造後機能修正可能アクセラレータ (信号処理)
- 仮想マルチプロセッサモデルに基づく高速SoCプロトタイピング手法 (ディペンダブルコンピューティング)
- 仮想マルチプロセッサモデルに基づく高速SoCプロトタイピング手法 (VLSI設計技術)
- 準形式的モデル検査のハードウェア実装による高速化の検討(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 動的パッチ読み出し機構を備えた製造後機能修正可能アクセラレータ
- 潜在的多様性を考慮したプログラマブルハードウェアの高位合成手法(プログラマブルデバイスと設計技術,システムオンシリコンを支える設計技術)
- 発見的手法に基づくスケーラブルなインクリメンタル高位合成 (ディペンダブルコンピューティング)
- 発見的手法に基づくスケーラブルなインクリメンタル高位合成 (VLSI設計技術)
- 高性能SoCプロトタイプのFPGA実装方式の検討 (ディペンダブルコンピューティング)
- 高性能SoCプロトタイプのFPGA実装方式の検討 (VLSI設計技術)
- 設計固有セルライブラリの自動生成手法(論理設計,デザインガイア2009-VLSI設計の新しい大地)
- Increasing yield using partially-programmable circuits (VLSI設計技術)
- 設計固有セルライブラリの自動生成手法(論理設計,デザインガイア2009-VLSI設計の新しい大地-)
- Increasing yield using partially-programmable circuits (ディペンダブルコンピューティング)
- チップ内プログラマブル配線向け形式的検証手法(暗号処理回路,システムオンシリコンを支える設計技術)
- リンク長及びレイテンシ制約下でのネットワークオンチップのトポロジ自動生成(ネットワークオンチップ,システムオンシリコンを支える設計技術)
- 内部等価点の推定によるルールベース高位検証の高精度化(高位検証,デザインガイア2008-VLSI設計の新しい大地)
- 反例を利用した網羅性の高いプロパティ集合生成手法(高位検証,デザインガイア2008-VLSI設計の新しい大地)
- 反例を利用した網羅性の高いプロパティ集合生成手法(高位検証,デザインガイア2008-VLSI設計の新しい大地)
- 反例を利用した網羅性の高いプロパティ集合生成手法(高位検証,デザインガイア2008-VLSI設計の新しい大地-)
- 既存設計の再利用を考慮したSoCの仕様記述手法と上位設計方法論
- 仮想マルチプロセッサモデルに基づく高速SoCプロトタイピング手法(高位設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 仮想マルチプロセッサモデルに基づく高速SoCプロトタイピング手法(高位設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 高性能SoCプロトタイプのFPGA実装方式の検討(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 高性能SoCプロトタイプのFPGA実装方式の検討(論理設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 発見的手法に基づくスケーラブルなインクリメンタル高位合成(高位設計1,デザインガイア2010-VLSI設計の新しい大地-)
- 発見的手法に基づくスケーラブルなインクリメンタル高位合成(高位設計1,デザインガイア2010-VLSI設計の新しい大地-)
- インクリメンタル高位合成に向けた設計記述間差分の計算手法 (ディペンダブルコンピューティング)
- インクリメンタル高位合成に向けた設計記述間差分の計算手法 (コンピュータシステム)
- 準形式的モデル検査のハードウェア実装による高速化の検討(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 準形式的モデル検査のハードウェア実装による高速化の検討(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- インクリメンタル高位合成に向けた設計記述間差分の計算手法
- インクリメンタル高位合成に向けた設計記述間差分の計算手法
- 準形式的モデル検査のハードウェア実装による高速化の検討(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 内部等価点の推定によるルールベース高位検証の高精度化(高位検証,デザインガイア2008-VLSI設計の新しい大地)
- 内部等価点の推定によるルールベース高位検証の高精度化(高位検証,デザインガイア2008-VLSI設計の新しい大地-)
- 動作レベル・レジスタ転送レベル混在設計記述向け高位合成手法 (VLSI設計技術)
- 動作レベル・レジスタ転送レベル混在設計記述向け高位合成手法(動作レベル設計と配線手法,システムオンシリコンを支える設計技術)
- Partially-Programmable Circuits with CAMs
- Partially-Programmable Circuits with CAMs