齋藤 寛 | 東京大学先端科学技術研究センター
スポンサーリンク
概要
関連著者
-
齋藤 寛
東京大学先端科学技術研究センター
-
南谷 崇
東京大学先端科学技術研究センター
-
中村 宏
東京大学先端科学技術研究センター
-
今井 雅
東京大学先端科学技術研究センター
-
齋藤 寛
会津大学
-
南谷 崇
東京大学 先端科学技術研究センター
-
川鍋 昌紀
東京大学大学院情報理工学系研究科システム情報学専攻
-
藤田 昌宏
東京大学大学院工学系研究科電子工学
-
藤田 昌宏
富士通研究所人工知能研究部
-
松本 剛史
東京大学大規模集積システム設計教育研究センター
-
藤田 昌宏
東京大学、大規模集積システム設計教育研究センター
-
藤田 昌宏
東京大学大規模集積システム設計教育研究センター|科学技術振興機構戦略的創造研究推進事業crest
-
川鍋 昌紀
東京大学先端科学技術研究センター
-
OZCAN Metehan
東京大学先端科学技術研究センター
-
小暮 千賀明
東京大学先端科学技術研究センター
-
OZCAN Metehan
東京大学 先端科学技術研究センター
-
小暮 千賀明
東京大学先端科学技術センター
-
藤田 昌宏
東京大学大規模集積システム設計教育研究センター
-
Ozcan Metahan
東京大学先端科学技術研究センター
-
藤田 昌宏
東京大学工学系研究科
-
齋藤 寛
会津大学コンピュータ理工学部 コンピュータハードウェア学科
-
Kim Euiseok
東京大学先端科学技術研究センター
-
Sretasereekul Nattha
東京大学先端科学技術研究センター
-
小松 聡
東京大学大規模集積システム設計教育研究センター
-
藤田 昌宏
東京大学工学部電子工学専攻
-
田辺 健
東京大学大学院工学系研究科
-
齋藤 寛
会津大学コンピュータ理工学部
-
斎藤 寛
東京大学先端科学技術研究センター
-
奥山 祐市
会津大学大学院コンピュータ理工学研究科
-
黒田 研一
会津大学大学院コンピュータ理工学研究科
-
奥山 祐市
会津大学コンピュータ理工学部
-
セッタセリークン ナッタ
東京大学先端科学技術研究センター
-
藤田 昌彦
東京工業大学 大学院社会理工学研究科
著作論文
- 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- セルコントローラに基づいた非同期制御回路の合成
- 非同期データパス合成における解探索空間の削減
- 非同期回路におけるデータパス遅延情報を用いた制御信号共有化手法
- 依存グラフを用いた局所的な記号シミュレーションによるC言語記述に対する等価性検証手法の提案(システムLSI設計及び一般)
- 依存グラフを用いた局所的な記号シミュレーションによるC言語記述に対する等価性検証手法の提案(システムLSI設計及び一般)
- C言語を対象とした記述間の差異に基づく効率的な等価性検証手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- C言語を対象とした記述間の差異に基づく効率的な等価性検証手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- C言語でのハードウェア記述に対する効率的な等価性検証手法の提案(システム設計及び一般)
- C言語でのハードウェア記述に対する効率的な等価性検証手法の提案(システム設計及び一般)
- セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- トランスダクション法を用いた非同期制御回路最適化
- トランスダクション法を用いた非同期制御回路最適化
- 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 階層型CDFGによる非同期コントローラの合成(システムLSIの設計技術と設計自動化)
- SpecC言語によるハードウェア・ソフトウェア混在システム記述を対象としたプログラムスライシング手法の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- SpecC言語によるハードウェア・ソフトウェア混在システム記述を対象としたプログラムスライシング手法の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 非同期回路におけるデータパス遅延情報を用いた制御信号共有化手法