今井 雅 | 東京大学先端科学技術研究センター
スポンサーリンク
概要
関連著者
-
今井 雅
東京大学先端科学技術研究センター
-
中村 宏
東京大学先端科学技術研究センター
-
南谷 崇
東京大学先端科学技術研究センター
-
南谷 崇
東京大学 先端科学技術研究センター
-
近藤 正章
東京大学先端科学技術研究センター
-
齋藤 寛
会津大学
-
齋藤 寛
東京大学先端科学技術研究センター
-
中村 宏
東京大学
-
今井 雅
東京大学駒場オープンラボラトリー
-
川鍋 昌紀
東京大学大学院情報理工学系研究科システム情報学専攻
-
渡邊 孝一
東京大学先端科学技術研究センター
-
渡邊 孝一
千葉大学工学部
-
渡邊 孝一
東京大学大学院 情報理工学系研究科 現 : 慶應義塾大学大学院メディアデザイン研究科
-
渡邊 孝一
慶應義塾大学
-
OZCAN Metehan
東京大学 先端科学技術研究センター
-
OZCAN Metehan
東京大学先端科学技術研究センター
-
南谷 崇
キヤノン(株)
-
南谷 崇
東京大学
-
川鍋 昌紀
東京大学先端科学技術研究センター
-
小暮 千賀明
東京大学先端科学技術センター
-
近藤 正章
電気通信大学
-
小暮 千賀明
東京大学先端科学技術研究センター
-
中野 栄治
東京大学先端科学技術研究センター
-
高田 幸永
東京大学先端科学技術研究センター
-
林田 卓朗
東京大学先端科学技術研究センター
-
林田 卓朗
東京大学先端科学技術研究センター:(現)日本電気株式会社
-
Ozcan Metahan
東京大学先端科学技術研究センター
-
天野 英晴
慶應義塾大学大学院理工学研究科
-
宇佐美 公良
芝浦工業大学
-
並木 美太郎
東京農工大学
-
天野 英晴
慶應義塾大学
-
若林 一敏
Necマルティメディア研究所システムcad
-
Kim Euiseok
東京大学先端科学技術研究センター
-
Sretasereekul Nattha
東京大学先端科学技術研究センター
-
高橋 渡
Necマルチメディア研究所
-
堀 敦史
スイミー・ソフトウェア株式会社
-
宇佐美 公良
芝浦工業大学工学部
-
天野 英晴
慶應義塾大学理工学部
-
中越 優佳
NEC情報システムズ
-
東 美和子
東京大学先端科学技術研究センター
-
宮沢 義幸
NEC情報システムズ
-
MORIZAWA Rafael
東京大学先端科学技術研究センター
-
松本 敦
東北大学電気通信研究所
-
椎名 公康
東京大学先端科学技術研究センター
-
鈴木 優介
東京大学先端科学技術研究センター
-
米田 友洋
国立情報学研究所
-
今井 雅
東京大学
-
米田 友洋
国立情報学研究所アーキテクチャ科学研究系
-
近藤 正章
科学技術振興事業団
-
OZCAN Metehah
東京大学先端科学技術研究センター
-
渡辺 亮
東京大学先端科学技術研究センター
-
福田 伸樹
東京大学先端科学技術研究センター
-
田島 裕也
東京大学先端科学技術研究センター
著作論文
- マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
- マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地-)
- 共有資源の優先度と電源電圧の協調制御によるチップマルチプロセッサの省電力化(マルチプロセッサ)
- 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
- bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
- AI-1-9 ディペンダブルNOCへの挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
- 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- セルコントローラに基づいた非同期制御回路の合成
- 非同期データパス合成における解探索空間の削減
- 非同期回路におけるデータパス遅延情報を用いた制御信号共有化手法
- 革新的電源制御による超低消費電力高性能システムLSIの構想(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 革新的電源制御による超低消費電力高性能システムLSIの構想(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
- bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
- bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
- マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
- 空間的に故障率が異なる計算機クラスタシステムにおけるチェックポインティング(ディペンダブルネットワーク・分散システム,ディペンダブルコンピューティング論文)
- 空間的・時間的な故障率の変動を考慮したチェックポインティング手法の初期検討(高信頼システム, SWOPP武雄2005(2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ))
- セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- SCore クラスタシステムにおけるチェックポインティング機構の性能評価
- 高信頼HPCクラスタのためのチェックポインティング高速化の検討(2003年並列/分散/協調処理に関する「松江」サマーワークショップ(SWoPP松江2003))(DC-1高信頼化手法)
- 多重故障を考慮した計算機クラスタ向けSkewed Checkpointingの検討(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 非同期式VLSI設計用CADシステムの提案
- 非同期式VLSI設計用CADシステムの提案
- SD符号を用いた非同期式高速除算器
- SD符号を用いた非同期式高速除算器
- SD符号を用いた非同期式高速除算器
- 3E-6 符号確定位置を考慮した非同期式非回復法除算器の設計
- 非同期回路におけるデータパス遅延情報を用いた制御信号共有化手法
- SDIモデルに基づく局所同期型非同期式VLSI設計方式
- GALS型SoCの低消費電力化のためのタスクスケジューリング手法(ARC-4: 低電力アーキテクチャ2, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- 遅延変動を考慮したスタンダードセルライブラリの構築と評価(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 3E-4 データの符号化を考慮した非同期式データパスの評価