米田 友洋 | 国立情報学研究所アーキテクチャ科学研究系
スポンサーリンク
概要
関連著者
-
米田 友洋
国立情報学研究所アーキテクチャ科学研究系
-
米田 友洋
国立情報学研究所
-
米田 友洋
東京工業大学大学院情報理工学研究科計算工学専攻
-
松本 敦
東北大学電気通信研究所
-
齋藤 寛
会津大学
-
濱田 尚宏
会津大学コンピュータ理工学研究科 コンピュータシステム学専攻
-
南谷 崇
キヤノン(株)
-
羽生 貴弘
東北大学電気通信研究所
-
南谷 崇
東京大学 先端科学技術研究センター
-
南谷 崇
東京大学
-
Myers Chris
University Of Utah
-
松本 敦
東京工業大学大学院情報理工学研究科計算工学専攻
-
小西 隆夫
会津大学コンピュータ理工学部 コンピュータハードウェア学科
-
齋藤 寛
会津大学コンピュータ理工学部 コンピュータハードウェア学科
-
今井 雅
東京大学
-
石垣 壮
東京工業大学大学院理工学研究科電気・電子工学専攻
-
Mart Saarepera
東京工業大学計算工学専攻
-
Saarepera Mart
東京工業大学 計算工学専攻
-
齋藤 寛
会津大学コンピュータ理工学部
-
戸島 弘詩
東京工業大学情報理工学研究科計算工学専攻
-
南谷 崇
東京大学先端科学技術研究センター
-
今井 雅
東京大学駒場オープンラボトリー
-
吉川 宜史
東京工業大学大学院情報理工学研究科計算工学専攻 (現)(株)東芝研究開発センター情報・通信システム研究所
-
中村 祐一
日本電気システムIPコア研究所
-
笠 浩史
東京工業大学情報理工学研究科
-
音田 浩臣
東京工業大学大学院情報理工学研究科計算工学専攻
-
音田 浩臣
東京工業大学大学院情報理工学研究科
-
Saarepera Mart
東京工業大学計算工学専攻
-
Saarepera Mart
東京工業大学 計算工学
-
今井 雅
東京大学先端科学技術研究センター
-
柴山 充文
東京工業大学大学院情報理工学研究科計算工学専攻:(現)日本電気マイクロエレクトロニクス研究所
-
増倉 孝一
東京工業大学大学院情報理工学研究科計算工学専攻:(現)東芝研究開発センター
-
鬼沢 直哉
東北大学電気通信研究所
-
吉川 宜史
東京工業大学大学院情報理工学研究科計算工学専攻
-
吉川 宣史
東京工業大学大学院情報理工学研究科計算工学専攻 (現)(株)東芝研究開発センター情報・通信システム研究所
-
周 斌
東京工業大学情報理工学研究科計算工学専攻
-
富坂 稔
東京工業大学大学院情報理工学研究科計算工学専攻
-
森広 芳文
東京工業大学情報理工学研究科計算工学専攻
-
濱田 尚宏
会津大学
-
富田 憲範
東京工業大学大学院情報理工学研究科計算工学専攻
-
吉川 宜史
東京工業大学大学院 情報理工学研究科計算工学専攻
著作論文
- 高信頼オンチップ非同期データ転送技術に関する一検討(高信頼化,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
- AI-1-9 ディペンダブルNOCへの挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
- 束データ方式による非同期式回路の動作合成手法の提案(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 束データ方式による非同期式回路の動作合成手法の提案(動作合成/データパス合成,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 非同期式回路に基づく耐劣化故障性実現に関する考察(ディペンダブルコンピューティングシステム及び一般)
- 非同期式回路に基づく耐劣化故障性実現に関する考察(ディペンダブルコンピューティングシステム及び一般)
- 非同期式回路のFPGA実現とその評価(回路・設計手法)
- プロセス代数に基づく非同期式論理回路の設計検証 (非同期式回路/システム設計論文小特集)
- FPGA実装を想定した束データ方式による非同期式回路のフロアプラン手法の検討
- 束データ方式による非同期式回路の動作合成手法の提案(動作合成/データパス合成,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- FPGA実装を想定した束データ方式による非同期式回路のフロアプラン手法の検討 (ディペンダブルコンピューティング)
- FPGA実装を想定した束データ方式による非同期式回路のフロアプラン手法の検討 (VLSI設計技術)
- 8項 非同期式回路設計技術の現状(4節 通研講演会,第5章 国際会議・シンポジウム等)
- 高並列度仕様からの非同期式回路合成のための信号遷移挿入手法(論理合成,システムLSI設計とその技術)
- 高位仕様記述からの非同期式回路自動合成について(ハードウェア,フォーマルアプローチ論文)
- 時間付き信号遷移グラフの効率的縮約について(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 時間付き信号遷移グラフの効率的縮約について(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 時間付き信号遷移グラフの効率的縮約について(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 時間付き信号遷移グラフの効率的縮約について(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 資源制約に基づく高位非同期式回路仕様の変換について(ディペンダブルコンピュータシステム及び一般)
- 資源制約に基づく高位非同期式回路仕様の変換について(ディペンダブルコンピュータシステム及び一般)
- 非同期式回路の検証におけるIivenessクラスに関する考察
- 非同期式回路の検証におけるlivenessクラスに関する考察
- ハードウェアによるZBDD処理の実現に関する研究
- ハードウェアによるZBDD処理の実現に関する研究
- ハードウェアによるZBDD処理の実現に関する研究
- Net Unfoldingによるタイムペトリネットの効率的解析
- 時間トレース理論に基づく非同期式回路の検証について
- ZBDDを用いた検証方式におけるpartial order reductionの適用について
- ZBDDに基づく非同期回路の検証方式
- Self-Timed Implementation of Boolean Functions
- Self-Timed Implementation of Boolean Functions
- Self-Timed Implementation of Boolean Functions
- Self-Timed Implementation of Boolean Functions
- Self-Timed Implementation of Boolean Functions
- n 安全タイムペトリネットの発火規則について
- シミュレーションを利用した形式的検証システム
- 正規表現を利用したスケーラブル環状回路の検証
- 正規表現を利用したスケーラブル環状回路の検証
- 対称性及び抽象化を利用した検証方式の効率化