米田 友洋 | 東京工業大学大学院情報理工学研究科計算工学専攻
スポンサーリンク
概要
関連著者
-
米田 友洋
東京工業大学大学院情報理工学研究科計算工学専攻
-
米田 友洋
国立情報学研究所
-
米田 友洋
国立情報学研究所アーキテクチャ科学研究系
-
Saarepera Mart
東京工業大学計算工学専攻
-
Saarepera Mart
東京工業大学 計算工学
-
北井 智也
東京工業大学大学院情報理工学研究科計算工学専攻
-
戸島 弘詩
東京工業大学情報理工学研究科計算工学専攻
-
笠 浩史
東京工業大学情報理工学研究科
-
石垣 壮
東京工業大学大学院理工学研究科電気・電子工学専攻
-
森広 芳文
東京工業大学情報理工学研究科計算工学専攻
-
Mart Saarepera
東京工業大学計算工学専攻
-
Saarepera Mart
東京工業大学 計算工学専攻
-
小黒 裕介
東京工業大学大学院情報理工学研究科
-
及川 恒平
東京工業大学大学院情報理工学研究科計算工学専攻
-
北村 宏太
東京工業大学大学院情報理工学研究科計算工学専攻
-
大川 保吉
東京工業大学情報工学科
-
吉川 宜史
東京工業大学大学院情報理工学研究科計算工学専攻 (現)(株)東芝研究開発センター情報・通信システム研究所
-
増倉 孝一
東京工業大学大学院情報理工学研究科計算工学専攻:(現)東芝研究開発センター
-
周 斌
東京工業大学情報理工学研究科計算工学専攻
-
富坂 稔
東京工業大学大学院情報理工学研究科計算工学専攻
-
中根 清光
東京工業大学情報工学科
-
南谷 崇
東京大学先端科学技術研究センター
-
柴山 充文
東京工業大学大学院情報理工学研究科計算工学専攻:(現)日本電気マイクロエレクトロニクス研究所
-
湊 真一
Ntt Lsi研究所
-
沖津 潤
東京工業大学大学院情報理工学研究科計算工学専攻
-
高原 厚
Ntt Lsi 研究所
-
吉川 宜史
東京工業大学大学院情報理工学研究科計算工学専攻
-
当麻 喜弘
東京工業大学理工学部
-
岡埜 靖
富士通株式会社
-
吉川 宣史
東京工業大学大学院情報理工学研究科計算工学専攻 (現)(株)東芝研究開発センター情報・通信システム研究所
-
当麻 喜弘
東京工業大学
-
Philipps Jan
東京工業大学計算工学専攻
-
富田 憲範
東京工業大学大学院情報理工学研究科計算工学専攻
-
羽鳥 秀幸
東京工業大学
-
岡埜 靖
東京工業大学大学院情報理工学研究科計算工学専攻
-
湊 真一
北海道大学大学院情報科学研究科・科学技術振興機構erato湊離散構造処理系プロジェクト・ /科学技術振興機構erato湊離散構造処理系プロジェクト・北海道大学大学院情報科学研究科
-
湊 真一
Ntt Lsi 研究所
-
中出 和利
東京工業大学 情報工学科
-
柳葉 光
東京工業大学計算工学専攻
-
吉川 宜史
東京工業大学大学院 情報理工学研究科計算工学専攻
著作論文
- 多値非同期式回路の形式的検証に関する研究
- プロセス代数に基づく非同期式論理回路の設計検証 (非同期式回路/システム設計論文小特集)
- 非同期式回路の検証におけるIivenessクラスに関する考察
- 非同期式回路の検証におけるlivenessクラスに関する考察
- ハードウェアによるZBDD処理の実現に関する研究
- ハードウェアによるZBDD処理の実現に関する研究
- ハードウェアによるZBDD処理の実現に関する研究
- Net Unfoldingによるタイムペトリネットの効率的解析
- 有限遅延幅モデルにおける非同期式回路の検証について (テストと設計検証論文特集)
- 時間トレース理論に基づく非同期式回路の検証について
- Failure trace解析に基づくGasP回路の形式的検証
- 星状抽象ペトリネットの解析に関する研究
- 星状抽象ペトリネットの解析に関する研究
- 星状抽象ペトリネットの解析に関する研究
- ZBDDとpartial order reductionに基づく非同期式回路検証方式について
- ゼロサプレスBDDによるペトリネットのCTL記号モデル検査
- 非同期式回路検証のためのレベル指向モデルとその効率的解析法について
- 非同期式回路検証のためのレベル指向モデルとその効率的解析法について
- データパスを含む非同期式回路の検証について
- ZBDDに基づく非同期式回路の検証方式
- ZBDDを用いた検証方式におけるpartial order reductionの適用について
- 高速タイミング検証方式の実現とその効率評価
- ZBDDに基づく非同期回路の検証方式
- 非同期式回路検証器における使用記憶域削減について
- 非同期式回路検証器における使用記憶域削減について
- 非同期式回路検証器における使用記憶域削減について
- Self-Timed Implementation of Boolean Functions
- Self-Timed Implementation of Boolean Functions
- Self-Timed Implementation of Boolean Functions
- Implementing Fast Boolean QDI Function Blocks
- Implementing Fast Boolean QDI Function Blocks
- Implementing Fast Boolean QDI Function Blocks
- Self-Timed Implementation of Boolean Functions
- Self-Timed Implementation of Boolean Functions
- Self-Timed Implementation of Boolean Functions
- n 安全タイムペトリネットの発火規則について
- n安全タイムペトリネットの発火規則について
- ステートチャートのシンボリックな検証方式について
- シミュレーションを利用した形式的検証システム
- シミュレーションを利用した形式的検証システム
- 論理シミュレーションに基づくプロセッサの自動検証
- タイムペトリネットにおけるCTL記号モデル検査法について
- タイムペトリネットにおけるCTL記号モデル検査法について
- 線形時相論理の為の効率的記号モデル検査方式
- 線形時相論理の為の効率的記号モデル検査方式
- 連立不等式に基づくタイムペトリネットのCTLモデル検査
- タイムペトリネットの拡張とスケジューラビリティーの検証への応用
- 対称性及び抽象化を利用した検証方式の効率化 (テストと設計検証論文特集)
- 正規表現を利用したスケーラブル環状回路の検証
- 正規表現を利用したスケーラブル環状回路の検証
- 対称性及び抽象化を利用した検証方式の効率化
- 有限幅遅延モデルに基づく非同期式回路検証方式とその効率化(ペトリネットの応用特集号)