タイムペトリネットにおけるCTL記号モデル検査法について
スポンサーリンク
概要
- 論文の詳細を見る
モデル検査とは状態グラフ等でモデル化されたシステムの振る舞いが,ある時相論理式を満たすかどうかを調べる検証手法である.この際,状態グラフの状態爆発という問題が生じる.その解決法の一つとして,状態の集合,あるいは状態集合間の遷移関係を論理関数を用いて表し,論理関数演算により与えられた式を満たす状態集合を求める記号モデル検査法がある.しかし,リアルタイムシステムの記号モデル検査法については,従来あまり研究されていない.そこで,本研究では,リアルタイムシステムのモデル化にタイムペトリネットを用い,仕様の記述にCTL式を用いた場合の記号モデル検査法について考察する.リアルタイムシステムには状態数が無限個あるという問題があるため,与えられた式の評価値が同じである状態同士を一つの状態クラスにまとめ状態クラス数を有限化する工夫がある.本稿では整数時刻で代表させる手法,region graphを用いる手法について考察した.
- 1994-10-27
著者
関連論文
- 多値非同期式回路の形式的検証に関する研究
- プロセス代数に基づく非同期式論理回路の設計検証 (非同期式回路/システム設計論文小特集)
- 非同期式回路の検証におけるIivenessクラスに関する考察
- 非同期式回路の検証におけるlivenessクラスに関する考察
- ハードウェアによるZBDD処理の実現に関する研究
- ハードウェアによるZBDD処理の実現に関する研究
- ハードウェアによるZBDD処理の実現に関する研究
- Net Unfoldingによるタイムペトリネットの効率的解析
- 有限遅延幅モデルにおける非同期式回路の検証について (テストと設計検証論文特集)
- 時間トレース理論に基づく非同期式回路の検証について
- Failure trace解析に基づくGasP回路の形式的検証
- 星状抽象ペトリネットの解析に関する研究
- 星状抽象ペトリネットの解析に関する研究
- 星状抽象ペトリネットの解析に関する研究
- ZBDDとpartial order reductionに基づく非同期式回路検証方式について
- ゼロサプレスBDDによるペトリネットのCTL記号モデル検査
- 非同期式回路検証のためのレベル指向モデルとその効率的解析法について
- 非同期式回路検証のためのレベル指向モデルとその効率的解析法について
- データパスを含む非同期式回路の検証について
- ZBDDに基づく非同期式回路の検証方式
- ZBDDを用いた検証方式におけるpartial order reductionの適用について
- 高速タイミング検証方式の実現とその効率評価
- ZBDDに基づく非同期回路の検証方式
- 非同期式回路検証器における使用記憶域削減について
- 非同期式回路検証器における使用記憶域削減について
- 非同期式回路検証器における使用記憶域削減について
- Self-Timed Implementation of Boolean Functions
- Self-Timed Implementation of Boolean Functions
- Self-Timed Implementation of Boolean Functions
- Implementing Fast Boolean QDI Function Blocks
- Implementing Fast Boolean QDI Function Blocks
- Implementing Fast Boolean QDI Function Blocks
- Self-Timed Implementation of Boolean Functions
- Self-Timed Implementation of Boolean Functions
- Self-Timed Implementation of Boolean Functions
- n 安全タイムペトリネットの発火規則について
- n安全タイムペトリネットの発火規則について
- ステートチャートのシンボリックな検証方式について
- シミュレーションを利用した形式的検証システム
- シミュレーションを利用した形式的検証システム
- 論理シミュレーションに基づくプロセッサの自動検証
- タイムペトリネットにおけるCTL記号モデル検査法について
- タイムペトリネットにおけるCTL記号モデル検査法について
- 線形時相論理の為の効率的記号モデル検査方式
- 線形時相論理の為の効率的記号モデル検査方式
- 連立不等式に基づくタイムペトリネットのCTLモデル検査
- タイムペトリネットの拡張とスケジューラビリティーの検証への応用
- 対称性及び抽象化を利用した検証方式の効率化 (テストと設計検証論文特集)
- 正規表現を利用したスケーラブル環状回路の検証
- 正規表現を利用したスケーラブル環状回路の検証
- 対称性及び抽象化を利用した検証方式の効率化
- 有限幅遅延モデルに基づく非同期式回路検証方式とその効率化(ペトリネットの応用特集号)