非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
スポンサーリンク
概要
- 論文の詳細を見る
非同期データパス合成ツールMercuryは,与えられたData Flow Graph (DFG),リソースライブラリ,設計制約のもと,面積/性能が最適となるデータパス回路の集合を探索する.しかし,Mercuryで行われている分岐限定法を用いた探索は,DFGのノード数nに対してO(3^<n(n-1)/2>)の探索空間を要するため,規模の大きなDFGを合成できないといった問題点がある.そこで本稿では,合成されるデータパス回路の質をなるべくおとさずに,探索空間を効率よく削減する新しいフィルタを提案する.提案されたフィルタの利用によって,規模の大きなDFGも効率よく合成することが可能となる.実験として,提案されたフィルタを4つのDFGに適用し,その有効性を確かめた.
- 社団法人情報処理学会の論文
- 2003-11-27
著者
-
川鍋 昌紀
東京大学大学院情報理工学系研究科システム情報学専攻
-
中村 宏
東京大学先端科学技術研究センター
-
南谷 崇
東京大学先端科学技術研究センター
-
南谷 崇
東京大学 先端科学技術研究センター
-
今井 雅
東京大学先端科学技術研究センター
-
齋藤 寛
会津大学
-
齋藤 寛
東京大学先端科学技術研究センター
関連論文
- 5K-7 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- 演算加速機構を持つオンチップメモリプロセッサの電力性能評価(ARC-3 : 性能評価およびモデリング,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 非同期式カスケードALUアーキテクチャ
- 非同期式パイプライン構造の性能評価
- 非同期式カスケードALUプロセッサの評価
- 非同期式カスケードALUアーキテクチャの提案
- 非同期式パイプラインプロセッサの高性能化手法について
- マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
- マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地-)
- リソース競合を考慮したチップマルチプロセッサ向けプロセススケジューリング(セッション4:マルチコア向けシステムソフトウェア)
- 性能予測モデルの学習と実行時性能最適化機構を有する省電力化スケジューラ(省電力方式)
- 走行時パワーゲーティングのための命令実行制御手法の検討(命令実行制御,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 共有資源の優先度と電源電圧の協調制御によるチップマルチプロセッサの省電力化(マルチプロセッサ)
- プロセス変動を考慮した電流制御による低電力化手法(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- スーパースカラプロセッサにおける細粒度動的スリープ制御の実装と評価(低消費電力,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- スーパースカラプロセッサにおける細粒度動的スリープ制御の実装と評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- MIPS R3000における細粒度動的スリープ方式の提案(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- MIPS R3000における細粒度動的スリープ方式の提案(低消費電力化技術(1),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- マルチコアプログラミングコンテスト「Cellスピードチャレンジ2007」実施報告(ARC-11 : シミュレータおよびコンテスト報告,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
- bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
- Single Data Multiple Processes(SDMP)メモリの提案(システムI)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- セルコントローラに基づいた非同期制御回路の合成
- 非同期データパス合成における解探索空間の削減
- 非同期回路におけるデータパス遅延情報を用いた制御信号共有化手法
- 超並列計算機CP-PACSにおけるPVMの実装
- 超並列計算機用多段結合網における転送性能の解析 (並列処理)
- CMP向け動的電源電圧・周波数制御手法(省電力方式)
- 統計情報に基づく省電力 Linux スケジューラ(OS-1 : 実行基盤)
- Webサーバ用計算機クラスタの性能と電力のモデリングに関する研究(ARC-9 : システム制御,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- CMPにおけるリソース競合に着目した性能の解析とモデリング(ARC-5 : マルチプロセッサ応用,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- トラクションコントロール実行 : CMP向け実行制御方式の検討(ARC-5 : マルチプロセッサ応用,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 革新的電源制御による超低消費電力高性能システムLSIの構想(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 革新的電源制御による超低消費電力高性能システムLSIの構想(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- AT-1-1 アーキテクチャレベルの低消費電力化技術(AT-1.低消費電力設計の最新動向,チュートリアル講演,ソサイエティ企画)
- オンチップメモリプロセッサでの演算加速機構の検討(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- Webサーバ用計算機クラスタの電力効率最適化に関する初期検討(クラスタ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- ディペンダビリティとセキュリティ : デバイス、アーキテクチャ、ソフトウェア(ディペンダブルプロセッサ,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 超低電力メガスケールシステムのプロトタイプ : MegaProto(高性能システム)
- bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
- bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
- bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
- オンチップメモリプロセッサでの演算加速機構の検討(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
- 走行時パワーゲーティングのための命令実行制御手法の検討(命令実行制御,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 1 out of 4符号を用いた低消費電力非同期式回路設計(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1 out of 4符号を用いた低消費電力非同期式回路設計(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- トラクションコントロール実行:CMP向けプロセス実行制御方式の提案
- Webサーバ用計算機クラスタの電力効率最適化に関する初期検討(クラスタ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- 空間的に故障率が異なる計算機クラスタシステムにおけるチェックポインティング(ディペンダブルネットワーク・分散システム,ディペンダブルコンピューティング論文)
- 空間的・時間的な故障率の変動を考慮したチェックポインティング手法の初期検討(高信頼システム, SWOPP武雄2005(2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ))
- ディペンダビリティとセキュリティ : デバイス、アーキテクチャ、ソフトウェア(ディペンダブルプロセッサ,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- ソフトウェア制御オンチップメモリにおけるスタティック消費電力削減手法(省電力)
- ソフトウェア可制御オンチップメモリによるメモリシステムの低消費電力化
- VHDLによるハイパクロスバ網用ルータ・チップの設計
- セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- オンチップRAM利用による電力性能の最適化と評価(ARC-3: 低電力アーキテクチャ1, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- プロセッサの消費電力測定と低消費電力プロセッサによるクラスタの検討(省電力)
- 低消費電力プロセッサによるクラスタの検討(ARC-6:低消費電力化)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
- HPC向けオンチップメモリプロセッサアーキテクチャSCIMAのSMP化の検討と性能評価
- プロセス変動を考慮した電流制御による低電力化手法(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- プロセス変動を考慮した電流制御による低電力化手法(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- キャッシュラインを考慮した3次元PDE solverの最適化手法
- キャッシュラインを考慮した3次元PDE solverの最適化手法
- NASPB CG, FTにおけるSCIMAの性能評価
- 超並列計算機CP-PACSにおけるNPB Kernel CGの評価(並列処理)
- 超並列計算機CP-PACSのネットワーク性能評価
- 方式レベル記述言語AIDLを用いた高性能プロセッサ設計支援
- 擬似ベクトルプロセッサにおける高速リストベクトル処理
- 超並列計算機CP-PACSのCGベンチマークによる性能評価
- 並列計算機の仮想性能評価システムVIPPES
- トランスダクション法を用いた非同期制御回路最適化
- トランスダクション法を用いた非同期制御回路最適化
- SCore クラスタシステムにおけるチェックポインティング機構の性能評価
- 高信頼HPCクラスタのためのチェックポインティング高速化の検討(2003年並列/分散/協調処理に関する「松江」サマーワークショップ(SWoPP松江2003))(DC-1高信頼化手法)
- 多重故障を考慮した計算機クラスタ向けSkewed Checkpointingの検討(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 非同期式VLSI設計用CADシステムの提案
- 非同期式VLSI設計用CADシステムの提案
- 統計情報に基づく動的電源電圧制御手法(省電力方式)
- 統計処理に基づくコンパイラ協調型DVFS手法(コンパイラ技術, SHINING 2006 「アーキテクチャとコンパイラの協調および一般」)
- 動的命令カスケーディングによるGALS型マイクロプロセッサの高性能化(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- GALS型プロセッサにおける動的命令カスケーディング(ARC-4: 低電力アーキテクチャ2, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- 通信オーバーヘッドを考慮したマルチプロセッサSoC向け低消費電力化タスクスケジューリング手法(ARC-4:スケジューリング,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- 細粒度化による非同期式パイプラインの最適化設計
- 細粒度化による非同期式パイプラインの最適化設計
- 細粒度化による非同期式パイプラインの最適化設計