超並列計算機CP-PACSにおけるPVMの実装
スポンサーリンク
概要
- 論文の詳細を見る
本研究では, 科学技術計算用の超並列計電機CP-PACS上にメッセージパッシング・ライブラリであるPVMの実装を行なう. その際, CP-PACSの高速通信機構を活かして効率良く通信を行なえるようにする. 実装したPVMの性能評価はNAS並列ベンチマークを用いて, CP-PACSに元々備わっているライブラリ関数を直接用いてプログラミングした場合と比較することにより行なった. CP-PACS上にPVMを実装することにより, 複雑な並列プログラミングを容易にすると共に, 既存のPVM用プログラムをCP-PACS上で動かすことが可能となった.
- 社団法人情報処理学会の論文
- 1996-08-27
著者
-
朴 泰祐
筑波大学電子・情報工学系
-
中村 宏
東京大学先端科学技術研究センター
-
松原 正純
筑波大学電子・情報工学系
-
服部 正樹
筑波大学 電子・情報工学系
-
服部 正樹
筑波大学電子・情報工学系
-
板倉 憲一
筑波大学電子・情報工学系
-
中澤 喜三郎
電気通信大学情報工学科
-
中澤 喜三郎
明星大学情報学部電子情報学科
-
板倉 憲一
筑波大学計算物理学研究センター
関連論文
- 5K-7 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- HMCS-G : グリッド環境における計算宇宙物理のためのハイブリッド計算システム(グリッド応用)
- Heterogeneous Multi-Computer Systemにおける重力効果を含む宇宙輻射流体計算
- 演算加速機構を持つオンチップメモリプロセッサの電力性能評価(ARC-3 : 性能評価およびモデリング,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 非同期式カスケードALUアーキテクチャ
- 非同期式パイプライン構造の性能評価
- 非同期式カスケードALUプロセッサの評価
- 非同期式カスケードALUアーキテクチャの提案
- 非同期式パイプラインプロセッサの高性能化手法について
- マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)