ハードウェア記述言語によるsuperscalar及びVLIWプロセッサの設計とその比較

スポンサーリンク

概要

論文の詳細を見る
単一プロセッサにおいて、命令レベル並列処理を実現する手法として、superscalar方式及びVLIW方式が提案されている。superscalar方式は、複数命令を同時に実行し、高速化を実現するプロセッサである。1度に複数の命令を取り込んで、なるべく多くの演算器が並列に動作できるように供給する制御をハードウェアで行う方式である。これに対してVLIW方式は、あらかじめ並列に処理できる部分をまとめて1つの超長形式命令とし、ハードウェアによる解析をより簡単に実現したものである。この2つの方式を比較するため、本研究ではハードウェア記述言語SFLで、superscalarとVLIWプロセッサの方式設計を行った。SFLはハードウェア設計支援システムPARTHENONの動作記述言語であり、動作レベルの記述から論理素子を構成単位とする回路図を合成することを目的としている。これらプロセッサの設計、シミュレーションを通して、性能、設計記述量に関しての比較検討を行う。
1995-03-15

著者

関連論文

もっと見る

スポンサーリンク