通信オーバーヘッドを考慮したマルチプロセッサSoC向け低消費電力化タスクスケジューリング手法(ARC-4:スケジューリング,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
スポンサーリンク
概要
- 論文の詳細を見る
消費エネルギーおよびそれに伴う発熱の増加が大きな問題となっている現在の計算機システムでは,求められる性能水準を可能な限り小さい消費エネルギーで達成することが重要である.DVS(Dynamic Voltage Scaling)を用い,性能制約を満たす範囲でクロック周波数・電源電圧を下げることにより,消費エネルギーを削減することができる.また近年,マルチプロセッサ化により並列度を活用した性能向上を目指す流れが顕著であるが,GALS(Globally-Asynchronous Locally-Synchronous)型のアーキテクチャを利用することで,プロセッサ間の負荷のばらつきに対応したエネルギー削減が可能になる.集積度のさらなる増加によるプロセッサ数の増加,それに伴う通信負荷の増大といった将来の予測に基づき,本稿では,性能制約下で消費エネルギーを最適化するようなGALS型マルチプロセッサSoCのタスクスケジューリングを求める問題において,プロセッサ間通信のオーバーヘッドを考慮したパイプラインスケジューリングを行う手法について検討した結果を述べる.
- 一般社団法人情報処理学会の論文
- 2006-07-31
著者
-
南谷 崇
キヤノン(株)
-
近藤 正章
東京大学先端科学技術研究センター
-
中村 宏
東京大学先端科学技術研究センター
-
南谷 崇
東京大学先端科学技術研究センター
-
南谷 崇
東京大学 先端科学技術研究センター
-
中村 宏
東京大学
-
今井 雅
東京大学駒場オープンラボトリー
-
南谷 崇
東京大学
-
今井 雅
東京大学駒場オープンラボラトリー
-
渡辺 亮
東京大学先端科学技術研究センター
関連論文
- 編集にあたって : 情報システムの超低消費電力化技術(未来を切り拓く最先端VLSIテクノロジー)
- 5K-7 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- 演算加速機構を持つオンチップメモリプロセッサの電力性能評価(ARC-3 : 性能評価およびモデリング,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 非同期式カスケードALUアーキテクチャ
- 非同期式パイプライン構造の性能評価
- 非同期式カスケードALUプロセッサの評価
- 非同期式カスケードALUアーキテクチャの提案
- 非同期式パイプラインプロセッサの高性能化手法について
- マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
- マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地-)
- 省電力MIPSプロセッサにおけるOSの試作とシミュレーションによる電力評価(セッション7:資源管理)
- リソース競合を考慮したチップマルチプロセッサ向けプロセススケジューリング(セッション4:マルチコア向けシステムソフトウェア)
- 性能予測モデルの学習と実行時性能最適化機構を有する省電力化スケジューラ(省電力方式)
- 走行時パワーゲーティングのための命令実行制御手法の検討(命令実行制御,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(低消費電力)
- 多様な資源を事前予約で同時確保するためのグリッドコアロケーションシステムフレームワークGridARS(グリッド)
- 共有資源の優先度と電源電圧の協調制御によるチップマルチプロセッサの省電力化(マルチプロセッサ)
- プロセス変動を考慮した電流制御による低電力化手法(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- スーパースカラプロセッサにおける細粒度動的スリープ制御の実装と評価(低消費電力,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- スーパースカラプロセッサにおける細粒度動的スリープ制御の実装と評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- MIPS R3000における細粒度動的スリープ方式の提案(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- MIPS R3000における細粒度動的スリープ方式の提案(低消費電力化技術(1),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- マルチコアプログラミングコンテスト「Cellスピードチャレンジ2007」実施報告(ARC-11 : シミュレータおよびコンテスト報告,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 「WCC98に参加して/IFIP TC : この1年」
- 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
- bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
- Single Data Multiple Processes(SDMP)メモリの提案(システムI)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 束データ方式による非同期式回路の動作合成手法の提案(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 束データ方式による非同期式回路の動作合成手法の提案(動作合成/データパス合成,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- セルコントローラに基づいた非同期制御回路の合成
- 非同期データパス合成における解探索空間の削減
- 非同期回路におけるデータパス遅延情報を用いた制御信号共有化手法
- 超並列計算機CP-PACSにおけるPVMの実装
- プロセス二重化とプロセス対交換によるチップマルチプロセッサの高信頼化手法(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地-)
- CMP向け動的電源電圧・周波数制御手法(省電力方式)
- 統計情報に基づく省電力 Linux スケジューラ(OS-1 : 実行基盤)
- Webサーバ用計算機クラスタの性能と電力のモデリングに関する研究(ARC-9 : システム制御,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- CMPにおけるリソース競合に着目した性能の解析とモデリング(ARC-5 : マルチプロセッサ応用,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- トラクションコントロール実行 : CMP向け実行制御方式の検討(ARC-5 : マルチプロセッサ応用,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 革新的電源制御による超低消費電力高性能システムLSIの構想(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 革新的電源制御による超低消費電力高性能システムLSIの構想(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- Webサーバ用計算機クラスタの電力効率最適化に関する初期検討(クラスタ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
- bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
- bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
- MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(低消費電力)
- マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
- 走行時パワーゲーティングのための命令実行制御手法の検討(命令実行制御,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- モデリングに基づくWebサーバ用計算機クラスタの低消費電力化
- 1 out of 4符号を用いた低消費電力非同期式回路設計(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1 out of 4符号を用いた低消費電力非同期式回路設計(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- A-3-7 Simulinkによるモデルベースデザイン手法を用いた効率的な組込みハードウェア開発手法の評価(A-3. VLSI設計技術,一般セッション)
- トラクションコントロール実行:CMP向けプロセス実行制御方式の提案
- Webサーバ用計算機クラスタの電力効率最適化に関する初期検討(クラスタ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- 空間的に故障率が異なる計算機クラスタシステムにおけるチェックポインティング(ディペンダブルネットワーク・分散システム,ディペンダブルコンピューティング論文)
- 空間的・時間的な故障率の変動を考慮したチェックポインティング手法の初期検討(高信頼システム, SWOPP武雄2005(2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ))
- ソフトウェア制御オンチップメモリにおけるスタティック消費電力削減手法(省電力)
- ソフトウェア可制御オンチップメモリによるメモリシステムの低消費電力化
- オンチップRAM利用による電力性能の最適化と評価(ARC-3: 低電力アーキテクチャ1, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- HPC向けオンチップメモリプロセッサアーキテクチャSCIMAのSMP化の検討と性能評価
- プロセス二重化とプロセス対交換によるチップマルチプロセッサの高信頼化手法(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地)
- FPGA実装を想定した束データ方式による非同期式回路のフロアプラン手法の検討
- A-3-4 モデルベース設計と動作合成設計の統合環境による効率的なハードウェア開発手法の評価(A-3.VLSI設計技術,一般セッション)
- プロセス変動を考慮した電流制御による低電力化手法(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- プロセス変動を考慮した電流制御による低電力化手法(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 束データ方式による非同期式回路の動作合成手法の提案(動作合成/データパス合成,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- ディペンダブルコンピューティング論文特集の発行にあたって
- キャッシュラインを考慮した3次元PDE solverの最適化手法
- キャッシュラインを考慮した3次元PDE solverの最適化手法
- NASPB CG, FTにおけるSCIMAの性能評価
- SCore クラスタシステムにおけるチェックポインティング機構の性能評価
- 多重故障を考慮した計算機クラスタ向けSkewed Checkpointingの検討(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- 統計情報に基づく動的電源電圧制御手法(省電力方式)
- 統計処理に基づくコンパイラ協調型DVFS手法(コンパイラ技術, SHINING 2006 「アーキテクチャとコンパイラの協調および一般」)
- 動的命令カスケーディングによるGALS型マイクロプロセッサの高性能化(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- GALS型プロセッサにおける動的命令カスケーディング(ARC-4: 低電力アーキテクチャ2, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- 通信オーバーヘッドを考慮したマルチプロセッサSoC向け低消費電力化タスクスケジューリング手法(ARC-4:スケジューリング,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- 実効電力制御による高性能計算機クラスタ構成手法の提案(クラスタシステム)
- 高密度実装クラスタにおける実効電力制御手法の検討(ARC-1:低電力アーキテクチャ,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- 電力制約下での高性能計算機クラスタ構成手法(省電力,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- 電力制約下での高性能計算機クラスタ構成手法(省電力, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- TC10(ComputerSystems Technology) : コンピュータシステムの技術
- DVFSを用いたチップマルチプロセッサ向け高性能・低電力化手法(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- めりはり型実行モデルに基づくアーキテクチャ(一般セッションE Funny Architecture I)
- ビット分割構成によるレジスタファイルのサイズおよびポート数削減手法(マイクロアーキテクチャ)
- GALS型SoCの低消費電力化のためのタスクスケジューリング手法(ARC-4: 低電力アーキテクチャ2, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- SCIMAにおけるメモリアクセス機構の検討
- 遅延変動を考慮したスタンダードセルライブラリの構築と評価(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- CMP向け動的電源電圧・周波数制御手法の提案(プロセッサアーキテクチャと応用)
- SCIMAにおけるメモリアクセス機構の設計と評価
- SCIMAにおけるメモリアクセス機構の設計と評価