A-3-4 モデルベース設計と動作合成設計の統合環境による効率的なハードウェア開発手法の評価(A-3.VLSI設計技術,一般セッション)

スポンサーリンク

概要

• 論文の詳細を見る
• 社団法人電子情報通信学会の論文
• 2009-03-04

著者

• 南谷 崇

  キヤノン(株)

• 南谷 崇

  東京大学 先端科学技術研究センター

• 南谷 崇

  東京大学

• 松田 昭信

  東京大学 先端科学技術研究センター

関連論文

• 編集にあたって : 情報システムの超低消費電力化技術(未来を切り拓く最先端VLSIテクノロジー)
• A Scheduling Method for Asynchronous VLSI System Design
• レイアウトデータに基づく非同期式加算回路の性能比較
• 非同期式プロセッサ TITAC-2 の検証とテスト
• 非同期式プロセッサ TITAC-2 のALUの構成
• 非同期式プロセッサ TITAC-2 のキャッシュ構成
• 非同期式パイプラインの動作解析
• マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
• マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地-)
• 共有資源の優先度と電源電圧の協調制御によるチップマルチプロセッサの省電力化(マルチプロセッサ)
• プロセス変動を考慮した電流制御による低電力化手法(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 「WCC98に参加して/IFIP TC : この1年」
• 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
• bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 情報システム・ネットワークのディペンダビリティに関する国際会議DSN2005の報告
• ディペンダブル・コンピューティング研究への期待と課題 : DSN2005報告を兼ねて(データ工学, ディペンダビリティ, 一般)
• 束データ方式による非同期式回路の動作合成手法の提案(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
• 束データ方式による非同期式回路の動作合成手法の提案(動作合成/データパス合成,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
• セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
• 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
• 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価
• セルコントローラに基づいた非同期制御回路の合成
• 非同期データパス合成における解探索空間の削減
• プロセス二重化とプロセス対交換によるチップマルチプロセッサの高信頼化手法(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地-)
• セルフチェッキング・システムの誤り表示について(技術談話室)
• セルフチェッキング順序回路に関する一考察
• セルフチェッキング・プロセッサ-の一構成法
• セルフチェッキング・システムにおける誤り安全性と誤り伝搬性の概念
• bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
• bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
• bit単位の遅延変動を考慮した高性能低消費電力演算回路の設計(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 遅延変動特性を考慮したタイミング信号設計方式に関する検討(VLSIの設計/検証/テスト及び一般(デザインガイア))
• ディペンダブル・コンピューティング研究への期待と課題 : DSN2005報告を兼ねて(データ工学, ディペンダビリティ, 一般)
• マルチ閾値電圧トランジスタを用いた2線2相式非同期式回路のリーク電力削減手法(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
• 1 out of 4符号を用いた低消費電力非同期式回路設計(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 1 out of 4符号を用いた低消費電力非同期式回路設計(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• A-3-7 Simulinkによるモデルベースデザイン手法を用いた効率的な組込みハードウェア開発手法の評価(A-3. VLSI設計技術,一般セッション)
• 空間的に故障率が異なる計算機クラスタシステムにおけるチェックポインティング(ディペンダブルネットワーク・分散システム,ディペンダブルコンピューティング論文)
• 空間的・時間的な故障率の変動を考慮したチェックポインティング手法の初期検討(高信頼システム, SWOPP武雄2005(2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ))
• セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• セルコントローラに基づいた非同期制御回路の合成(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 非同期データパス合成における解探索空間の削減(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• プロセス二重化とプロセス対交換によるチップマルチプロセッサの高信頼化手法(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地)
• FPGA実装を想定した束データ方式による非同期式回路のフロアプラン手法の検討
• A-3-4 モデルベース設計と動作合成設計の統合環境による効率的なハードウェア開発手法の評価(A-3.VLSI設計技術,一般セッション)
• プロセス変動を考慮した電流制御による低電力化手法(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• プロセス変動を考慮した電流制御による低電力化手法(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 束データ方式による非同期式回路の動作合成手法の提案(動作合成/データパス合成,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• ディペンダブルコンピューティング論文特集の発行にあたって
• インタビュー 起業の拠点づくり 東京大学・先端科学技術研究センター長 南谷崇 東京・駒場のキャンパスの周りに企業が集まり、業を興す本拠地にしていきたい (特集 経済政策の無策を憂う)
• 情報科学と計算システム (特集 という見方--自然・生命・社会現象をみる目,語ることば)
• IFIP WG10.4 Winter Meeting報告
• 非同期式VLSIシステム設計技術の現状
• カスタムLSIの論理設計 (計測と制御のためのカスタムLSI)
• m-out-of-2m符号の部分符号に対する自己検査性検査回路
• 検出不能な短絡故障の下で論理縮退故障のテスト(技術談話室)
• 阿江,菅原,増山氏の"多資源非同期式ア-ビタの一形式"〔電子通信学会論文誌D 61(11)〔′78.11〕に掲載〕に対する意見〔付 回答〕(技術談話室)
• 機能モジュ-ルによる非同期式順序回路の合成
• 中村,宇都宮両氏の「セミモジュラ非同期回路の汎用構成手順」〔電子通信学会論文誌D 58(10)に掲載〕に対する意見〔含 上記2氏による回答〕(技術談話室)
• 非同期式順序回路の万能STT状態割当
• 正論理負論理併用による非同期式順序回路の一構成法(技術談話室)
• 非同期式順序回路における遅延の影響とそのハザ-ドフリ-構成
• SCore クラスタシステムにおけるチェックポインティング機構の性能評価
• A-3-9 高位合成ツールによる LSI 開発事例
• 高信頼HPCクラスタのためのチェックポインティング高速化の検討(2003年並列/分散/協調処理に関する「松江」サマーワークショップ(SWoPP松江2003))(DC-1高信頼化手法)
• 多重故障を考慮した計算機クラスタ向けSkewed Checkpointingの検討(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
• 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 非同期式パルス駆動論理によるALUの設計
• 通信オーバーヘッドを考慮したマルチプロセッサSoC向け低消費電力化タスクスケジューリング手法(ARC-4:スケジューリング,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
• 2H-5 非同期式プロセッサTITAC-3の命令供給機構
• TC10(ComputerSystems Technology) : コンピュータシステムの技術
• SDIモデルに基づく局所同期型非同期式VLSI設計方式
• GALS型SoCの低消費電力化のためのタスクスケジューリング手法(ARC-4: 低電力アーキテクチャ2, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
• 遅延変動を考慮したスタンダードセルライブラリの構築と評価(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• 遅延変動を考慮したスタンダードセルライブラリの構築と評価(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 遅延変動を考慮したスタンダードセルライブラリの構築と評価(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 遅延変動を考慮したスタンダードセルライブラリの構築と評価(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 3E-2 遅延情報に基づく非同期式制御回路の依存性グラフを利用した設計手法
• 3E-1 SDIモデルに基づいた非同期式演算完了信号生成の一手法
• 2H-4 非同期式プロセッサTITAC-3の命令実行機構
• ディペンダンブルコンピューティングの過去・現在・未来(高信頼アルゴリズム,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
• ディペンダンブルコンピューティングの過去・現在・未来(高信頼アルゴリズム,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
• 独立法人化後の国立大学の新しい姿 : 東大先端研の取り組みから
• PD-3-6 ディペンダブルコンピューティングの課題

もっと見る 閉じる

スポンサーリンク